target/riscv: Move the hfence instructions to the rvh decode
[qemu/ar7.git] / target / riscv / insn_trans / 
tree518d8ae12d31652e3b9cacb2e2cc8477fe1007a5
drwxr-xr-x   ..
-rw-r--r-- 2613 trans_privileged.inc.c
-rw-r--r-- 6515 trans_rva.inc.c
-rw-r--r-- 10442 trans_rvd.inc.c
-rw-r--r-- 10979 trans_rvf.inc.c
-rw-r--r-- 1789 trans_rvh.inc.c
-rw-r--r-- 13618 trans_rvi.inc.c
-rw-r--r-- 3143 trans_rvm.inc.c