Move the inverter out of the clock generator (both versions) and into main.
[trinary.git] / circuits / half_adder_test.asc
blobc7c1ca660962768cf26c57b01be9e7b5aec21aeb
1 Version 4\r
2 SHEET 1 880 708\r
3 WIRE -48 16 -112 16\r
4 WIRE 224 16 -48 16\r
5 WIRE 496 16 384 16\r
6 WIRE 224 64 48 64\r
7 WIRE 496 64 384 64\r
8 WIRE -112 288 -112 16\r
9 WIRE 48 288 48 64\r
10 WIRE -112 400 -112 368\r
11 WIRE -16 400 -112 400\r
12 WIRE 48 400 48 368\r
13 WIRE 48 400 -16 400\r
14 WIRE -16 432 -16 400\r
15 FLAG -288 176 $G_Vss\r
16 FLAG -288 112 $G_Vdd\r
17 FLAG -16 432 0\r
18 FLAG -48 16 A\r
19 FLAG 48 64 B\r
20 FLAG 496 16 C\r
21 FLAG 496 64 S\r
22 SYMBOL tpower -288 144 R0\r
23 SYMATTR InstName X1\r
24 SYMBOL voltage -112 272 R0\r
25 WINDOW 3 -171 104 Left 0\r
26 WINDOW 123 0 0 Left 0\r
27 WINDOW 39 0 0 Left 0\r
28 SYMATTR Value PWL file=INPUT_A.txt\r
29 SYMATTR InstName VA\r
30 SYMBOL voltage 48 272 R0\r
31 WINDOW 3 -86 103 Left 0\r
32 WINDOW 123 0 0 Left 0\r
33 WINDOW 39 0 0 Left 0\r
34 SYMATTR Value PWL file=INPUT_B.txt\r
35 SYMATTR InstName VB\r
36 SYMBOL half_adder 304 -32 R0\r
37 SYMATTR InstName Xadder\r
38 TEXT 32 472 Left 0 !.tran 540e-9\r