Move the inverter out of the clock generator (both versions) and into main.
[trinary.git] / circuits / dtlatch_test.plt
blob6a40fe4875ed79fb381c1f8ac4ab58722ec37e8a
1 [Transient Analysis]\r
2 {\r
3    Npanes: 3\r
4    {\r
5       traces: 1 {524292,0,"V(_q)"}\r
6       X: ('n',0,0,4e-009,4e-008)\r
7       Y[0]: (' ',0,-5,1,5.1)\r
8       Y[1]: ('_',0,1e+308,0,-1e+308)\r
9       Volts: (' ',0,0,0,-5,1,5.1)\r
10       Log: 0 0 0\r
11       GridStyle: 1\r
12    },\r
13    {\r
14       traces: 1 {524291,0,"V(q)"}\r
15       X: ('n',0,0,4e-009,4e-008)\r
16       Y[0]: (' ',0,-5,1,5.1)\r
17       Y[1]: ('_',0,1e+308,0,-1e+308)\r
18       Volts: (' ',0,0,0,-5,1,5.1)\r
19       Log: 0 0 0\r
20       GridStyle: 1\r
21    },\r
22    {\r
23       traces: 1 {524290,0,"V(d)"}\r
24       X: ('n',0,0,4e-009,4e-008)\r
25       Y[0]: (' ',0,-5,1,5.1)\r
26       Y[1]: ('_',0,1e+308,0,-1e+308)\r
27       Volts: (' ',0,0,1,-5,1,5.1)\r
28       Log: 0 0 0\r
29       GridStyle: 1\r
30    }\r
31 }\r