hw/riscv: microchip_pfsoc: Connect 5 MMUARTs
[qemu/ar7.git] / hw / riscv / Kconfig
blobceb7c166a36dbc80e6a8be040f5752061131c9d9
1 config HTIF
2     bool
4 config HART
5     bool
7 config IBEX
8     bool
10 config SIFIVE
11     bool
12     select MSI_NONBROKEN
14 config SIFIVE_E
15     bool
16     select HART
17     select SIFIVE
18     select UNIMP
20 config SIFIVE_U
21     bool
22     select CADENCE
23     select HART
24     select SIFIVE
25     select UNIMP
27 config SPIKE
28     bool
29     select HART
30     select HTIF
31     select SIFIVE
33 config OPENTITAN
34     bool
35     select IBEX
36     select HART
37     select UNIMP
39 config RISCV_VIRT
40     bool
41     imply PCI_DEVICES
42     imply TEST_DEVICES
43     select PCI
44     select HART
45     select SERIAL
46     select GOLDFISH_RTC
47     select VIRTIO_MMIO
48     select PCI_EXPRESS_GENERIC_BRIDGE
49     select PFLASH_CFI01
50     select SIFIVE
52 config MICROCHIP_PFSOC
53     bool
54     select HART
55     select SIFIVE
56     select UNIMP
57     select MCHP_PFSOC_MMUART