circuits/ttlatch_test.asc

   1 Version 4\r
   2 SHEET 1 1116 680\r
   3 WIRE 336 -48 48 -48\r
   4 WIRE 368 -48 336 -48\r
   5 WIRE 624 -48 528 -48\r
   6 WIRE 352 64 160 64\r
   7 WIRE 400 64 400 32\r
   8 WIRE 400 64 352 64\r
   9 WIRE 352 112 256 112\r
  10 WIRE 448 112 448 32\r
  11 WIRE 448 112 352 112\r
  12 WIRE 496 160 496 32\r
  13 WIRE 496 160 352 160\r
  14 WIRE 48 256 48 -48\r
  15 WIRE 160 256 160 64\r
  16 WIRE 256 256 256 112\r
  17 WIRE 352 256 352 160\r
  18 WIRE 48 352 48 336\r
  19 WIRE 160 352 160 336\r
  20 WIRE 160 352 48 352\r
  21 WIRE 256 352 256 336\r
  22 WIRE 256 352 160 352\r
  23 WIRE 352 352 352 336\r
  24 WIRE 352 352 256 352\r
  25 WIRE 256 384 256 352\r
  26 FLAG -144 112 $G_Vdd\r
  27 FLAG -144 176 $G_Vss\r
  28 FLAG 256 384 0\r
  29 FLAG 624 -48 Q\r
  30 FLAG 352 64 P\r
  31 FLAG 352 112 Z\r
  32 FLAG 352 160 N\r
  33 FLAG 336 -48 T\r
  34 SYMBOL voltage 352 240 R0\r
  35 WINDOW 3 -31 130 Left 0\r
  36 WINDOW 123 0 0 Left 0\r
  37 WINDOW 39 0 0 Left 0\r
  38 SYMATTR Value PWL(0 -5 30e-9 -5 31e-9 5 32e-9 5 33e-9 -5)\r
  39 SYMATTR InstName VN\r
  40 SYMBOL voltage 256 240 R0\r
  41 WINDOW 3 -91 180 Left 0\r
  42 WINDOW 123 0 0 Left 0\r
  43 WINDOW 39 0 0 Left 0\r
  44 SYMATTR Value PWL(0 -5 20e-9 -5 21e-9 0 22e-9 0 23e-9 -5)\r
  45 SYMATTR InstName VZ\r
  46 SYMBOL voltage 160 240 R0\r
  47 WINDOW 3 -57 -23 Left 0\r
  48 WINDOW 123 0 0 Left 0\r
  49 WINDOW 39 0 0 Left 0\r
  50 SYMATTR Value PWL(0 -5 10e-9 -5 11e-9 5 12e-9 5 13e-9 -5)\r
  51 SYMATTR InstName VP\r
  52 SYMBOL tpower -144 144 R0\r
  53 SYMATTR InstName U1\r
  54 SYMBOL ttlatch 448 -112 R0\r
  55 SYMATTR InstName X1\r
  56 SYMBOL voltage 48 240 R0\r
  57 WINDOW 3 -903 260 Left 0\r
  58 WINDOW 123 0 0 Left 0\r
  59 WINDOW 39 0 0 Left 0\r
  60 SYMATTR InstName VT\r
  61 SYMATTR Value PWL(0 -5 40e-9 -5 41e-9 5 42e-9 5 43e-9 -5 50e-9 -5 51e-9 5 52e-9 5 53e-9 -5 60e-9 -5 61e-9 5 62e-9 5 63e-9 -5 70e-9 -5 71e-9 5 72e-9 5 73e-9 -5)\r
  62 TEXT -256 440 Left 0 !;tran 0 65ns 35ns\r
  63 TEXT -256 408 Left 0 !.tran 80ns\r
  64 TEXT -504 -120 Left 0 ;TODO: find out why T cycles i,0,1,0,1 but not i,0,1,i,0,1...\r