bb/logic_board.net

   1 * Z:\College\Senior Year\Trinary Research Project\trinary\circuits\logic_board.asc\r
   2 XX1 DEC_IN OUT_i OUT_0 OUT_1 decoder1-3\r
   3 XX2 $G_Vdd $G_Vss tpower\r
   4 XX3 CU_IN CU_OUT tcycle_up\r
   5 XX4 TAND_1A TAND_1B TAND_1Y min\r
   6 XX5 TAND_2A TAND_2B TAND_2Y min\r
   7 XX6 TAND_3A TAND_3B TAND_3Y min\r
   8 XX7 INV1_IN PTI1 STI1 NTI1 tinv\r
   9 XX8 INV2_IN PTI2 STI2 NTI2 tinv\r
  10 XX9 INV3_IN PTI3 STI3 NTI3 tinv\r
  11 XX10 INV4_IN PTI4 STI4 NTI4 tinv\r
  12 XX11 INV5_IN PTI5 STI5 NTI5 tinv\r
  13 XX12 INV6_IN PTI6 STI6 NTI6 tinv\r
  14 XX13 INV7_IN PTI7 STI7 NTI7 tinv\r
  15 \r
  16 * block symbol definitions\r
  17 .subckt decoder1-3 IN OUT_i OUT_0 OUT_1\r
  18 XX1pti IN IN_pti pti\r
  19 XX1sti IN_pti OUT_1 sti\r
  20 XXinti IN OUT_i nti\r
  21 XX0nor OUT_1 OUT_i OUT_0 tnor\r
  22 .ends decoder1-3\r
  23 \r
  24 .subckt tpower Vdd Vss\r
  25 Vdd Vdd 0 5V\r
  26 Vss 0 Vss 5V\r
  27 .ends tpower\r
  28 \r
  29 .subckt tcycle_up IN OUT\r
  30 XXnti _IN _IN_NTI nti\r
  31 XXpti _IN _IN_PTI pti\r
  32 XXsti IN _IN sti\r
  33 XXtnor1 _IN_NTI INI OUT tnor\r
  34 XXtnor0 _IN_PTI 0 INI tnor\r
  35 .ends tcycle_up\r
  36 \r
  37 .subckt min A B MIN_OUT\r
  38 XXsti_tand AtnandB MIN_OUT sti\r
  39 XXtnand A B AtnandB tnand\r
  40 .ends min\r
  41 \r
  42 .subckt tinv Vin PTI_Out STI_Out NTI_Out\r
  43 RP PTI_Out STI_Out 12k\r
  44 RN STI_Out NTI_Out 12k\r
  45 MN NTI_Out Vin $G_Vss $G_Vss CD4007N\r
  46 MP PTI_Out Vin $G_Vdd $G_Vdd CD4007P\r
  47 .ends tinv\r
  48 \r
  49 .subckt pti IN OUT\r
  50 Xinv IN OUT NC_01 NC_02 tinv\r
  51 .ends pti\r
  52 \r
  53 .subckt sti IN OUT\r
  54 XXinv IN NC_01 OUT NC_02 tinv\r
  55 .ends sti\r
  56 \r
  57 .subckt nti IN OUT\r
  58 Xinv IN NC_01 NC_02 OUT tinv\r
  59 .ends nti\r
  60 \r
  61 .subckt tnor A B TNOR_Out\r
  62 RP NP TNOR_Out 12k\r
  63 RN TNOR_Out NN 12k\r
  64 MN1 NN A $G_Vss $G_Vss CD4007N\r
  65 MP2 NI A $G_Vdd $G_Vdd CD4007P\r
  66 MN2 NN B $G_Vss $G_Vss CD4007N\r
  67 MP1 NI B NP $G_Vdd CD4007P\r
  68 .ends tnor\r
  69 \r
  70 .subckt tnand A B TNAND_Out\r
  71 RP NP TNAND_Out 12k\r
  72 RN TNAND_Out NN 12k\r
  73 MP1 NP B $G_Vdd $G_Vdd CD4007P\r
  74 MP2 NP A $G_Vdd $G_Vdd CD4007P\r
  75 MN2 NI B $G_Vss $G_Vss CD4007N\r
  76 MN1 NN A NI $G_Vss CD4007N\r
  77 .ends tnand\r
  78 \r
  79 .model NMOS NMOS\r
  80 .model PMOS PMOS\r
  81 .lib C:\PROGRA~1\LTC\SwCADIII\lib\cmp\standard.mos\r
  82 .backanno\r
  83 .end\r