Fixed issue with return address in cpu_sim.py. Fixed bugs in compiler generation...
[trinary.git] / circuits / tcycle_test.asc
blobe25b18ed8693955d38465849a279dc38b113a0e1
1 Version 4\r
2 SHEET 1 880 680\r
3 WIRE 160 96 96 96\r
4 WIRE 288 96 192 96\r
5 WIRE 96 176 96 96\r
6 WIRE 96 176 64 176\r
7 WIRE 160 176 96 176\r
8 WIRE 288 176 192 176\r
9 WIRE 64 192 64 176\r
10 WIRE 64 304 64 272\r
11 FLAG 64 304 0\r
12 FLAG 64 176 IN\r
13 FLAG 288 176 Cycle_Down\r
14 FLAG -80 176 $G_Vdd\r
15 FLAG -80 240 $G_Vss\r
16 FLAG 288 96 Cycle_Up\r
17 SYMBOL tcycle_down 176 176 R0\r
18 WINDOW 0 -15 -34 Left 0\r
19 SYMATTR InstName Xdown\r
20 SYMBOL voltage 64 176 R0\r
21 WINDOW 3 24 104 Invisible 0\r
22 SYMATTR Value 0V\r
23 SYMATTR InstName V1\r
24 SYMBOL tpower -80 208 R0\r
25 SYMATTR InstName X2\r
26 SYMBOL tcycle_up 176 96 R0\r
27 WINDOW 0 -16 -36 Left 0\r
28 SYMATTR InstName Xup\r
29 TEXT 88 288 Left 0 !.dc v1 -5 5 0.1\r