Fixed issue with return address in cpu_sim.py. Fixed bugs in compiler generation...
[trinary.git] / circuits / rd.asy
blob73e7b65e5b01dd7826e171deab6671d6a686cbf1
1 Version 4\r
2 SymbolType CELL\r
3 LINE Normal 4 32 4 0\r
4 LINE Normal 28 32 28 0\r
5 LINE Normal 28 0 4 16\r
6 LINE Normal 28 32 4 16\r
7 LINE Normal -16 16 4 16\r
8 LINE Normal 28 16 48 16\r
9 LINE Normal 48 33 48 16\r
10 LINE Normal 57 43 41 37\r
11 LINE Normal 41 52 57 43\r
12 LINE Normal 57 59 41 52\r
13 LINE Normal 40 67 57 59\r
14 LINE Normal 57 73 40 67\r
15 LINE Normal 48 77 57 73\r
16 LINE Normal 48 84 48 77\r
17 LINE Normal 48 33 41 37\r
18 LINE Normal 61 84 39 84\r
19 LINE Normal 50 93 61 84\r
20 LINE Normal 39 84 50 93\r
21 WINDOW 0 -47 -22 Left 0\r
22 SYMATTR Description Unary trinary gate: reverse-diode\r
23 PIN -16 16 NONE 0\r
24 PINATTR PinName IN\r
25 PINATTR SpiceOrder 1\r
26 PIN 48 16 NONE 0\r
27 PINATTR PinName OUT\r
28 PINATTR SpiceOrder 2\r