circuits/dtflop-et.asc

   1 Version 4\r
   2 SHEET 1 1308 680\r
   3 WIRE 112 96 -144 96\r
   4 WIRE 112 144 112 96\r
   5 WIRE 144 144 112 144\r
   6 WIRE 368 144 304 144\r
   7 WIRE -160 160 -288 160\r
   8 WIRE -160 176 -160 160\r
   9 WIRE -144 176 -160 176\r
  10 WIRE -48 192 -64 192\r
  11 WIRE 16 192 -16 192\r
  12 WIRE 80 192 64 192\r
  13 WIRE 144 192 128 192\r
  14 WIRE 368 192 320 192\r
  15 WIRE -288 208 -288 160\r
  16 WIRE -288 208 -320 208\r
  17 WIRE -240 208 -288 208\r
  18 WIRE -144 208 -192 208\r
  19 FLAG -144 96 D\r
  20 IOPIN -144 96 In\r
  21 FLAG -320 208 CLK\r
  22 IOPIN -320 208 In\r
  23 FLAG 368 144 Q\r
  24 IOPIN 368 144 Out\r
  25 FLAG 368 192 _Q\r
  26 IOPIN 368 192 Out\r
  27 SYMBOL dtflop 224 96 R0\r
  28 SYMATTR InstName X1\r
  29 SYMBOL tnand -112 192 R0\r
  30 SYMATTR InstName X3\r
  31 SYMBOL sti -224 208 R0\r
  32 SYMATTR InstName X2\r
  33 SYMBOL tcycle_up -32 192 R0\r
  34 SYMATTR InstName X4\r
  35 SYMBOL pti 32 192 R0\r
  36 SYMATTR InstName X5\r
  37 SYMBOL pti 96 192 R0\r
  38 SYMATTR InstName X6\r
  39 TEXT -80 16 Left 0 ;UNTESTED -- a better approach may be to \nfeed a clocked PZN tri-flop\r
  40 TEXT -176 328 Left 0 ;5 V with pulses of ~0 V\r
  41 TEXT -64 288 Left 0 ;-5 V with 0 V pulses\r
  42 TEXT 168 272 Left 0 ;Signal is completely lost (ranges from -5.016 \nto -4.986 V) at this point due to low noise margins\r
  43 LINE Normal -320 288 -352 288\r
  44 LINE Normal -320 256 -320 288\r
  45 LINE Normal -288 256 -320 256\r
  46 LINE Normal 112 256 96 256\r
  47 LINE Normal 112 224 112 256\r
  48 LINE Normal 128 224 112 224\r
  49 LINE Normal 128 256 128 224\r
  50 LINE Normal 144 256 128 256\r
  51 LINE Normal -64 208 -96 320\r
  52 LINE Normal 0 208 -16 272\r
  53 LINE Normal 128 208 160 256\r