Fixed issue with return address in cpu_sim.py. Fixed bugs in compiler generation...
[trinary.git] / bb / tnor_test.net
blob59b9ca42bed47f284c6a8877477664446ab8f729
1 * Z:\trinary\code\circuits\tnor_test.asc\r
2 VA A 0 PWL file=INPUT_A.txt\r
3 VB B 0 PWL file=INPUT_B.txt\r
4 XX1 A B TNOR_Out tnor\r
5 XX2 $G_Vdd $G_Vss tpower\r
6 \r
7 * block symbol definitions\r
8 .subckt tnor A B TNOR_Out\r
9 RP NP TNOR_Out 12k\r
10 RN TNOR_Out NN 12k\r
11 MN1 NN A $G_Vss $G_Vss CD4007N\r
12 MP2 NI A $G_Vdd $G_Vdd CD4007P\r
13 MN2 NN B $G_Vss $G_Vss CD4007N\r
14 MP1 NI B NP $G_Vdd CD4007P\r
15 .ends tnor\r
17 .subckt tpower Vdd Vss\r
18 Vdd Vdd 0 5V\r
19 Vss 0 Vss 5V\r
20 .ends tpower\r
22 .model NMOS NMOS\r
23 .model PMOS PMOS\r
24 .lib C:\PROGRA~1\LTC\SwCADIII\lib\cmp\standard.mos\r
25 .tran 500ns\r
26 .backanno\r
27 .end\r