bb/tinv_test.net

   1 * Z:\trinary\code\circuits\tinv_test.asc\r
   2 V1 input 0 -5V\r
   3 Xpti_sti_nti input PTI_Out STI_Out NTI_Out tinv\r
   4 Xeartheds input EPTI_Out 0 ENTI_Out tinv\r
   5 XU3 $G_Vdd $G_Vss tpower\r
   6 Xsti1 input STI_Out1 sti\r
   7 Xnti1 input NTI_Out1 nti\r
   8 Xpti1 input PTI_Out1 pti\r
   9 \r
  10 * block symbol definitions\r
  11 .subckt tinv Vin PTI_Out STI_Out NTI_Out\r
  12 RP PTI_Out STI_Out 12k\r
  13 RN STI_Out NTI_Out 12k\r
  14 MN NTI_Out Vin $G_Vss $G_Vss CD4007N\r
  15 MP PTI_Out Vin $G_Vdd $G_Vdd CD4007P\r
  16 .ends tinv\r
  17 \r
  18 .subckt tpower Vdd Vss\r
  19 Vdd Vdd 0 5V\r
  20 Vss 0 Vss 5V\r
  21 .ends tpower\r
  22 \r
  23 .subckt sti IN OUT\r
  24 XX1 IN NC_01 OUT NC_02 tinv\r
  25 .ends sti\r
  26 \r
  27 .subckt nti IN OUT\r
  28 XX1 IN NC_01 NC_02 OUT tinv\r
  29 .ends nti\r
  30 \r
  31 .subckt pti IN OUT\r
  32 XX1 IN OUT NC_01 NC_02 tinv\r
  33 .ends pti\r
  34 \r
  35 .model NMOS NMOS\r
  36 .model PMOS PMOS\r
  37 .lib C:\PROGRA~1\LTC\SwCADIII\lib\cmp\standard.mos\r
  38 .dc V1 -5 5 0.1\r
  39 .backanno\r
  40 .end\r