circuits/tnand.asy

   1 Version 4\r
   2 SymbolType BLOCK\r
   3 LINE Normal -13 -28 1 -28\r
   4 LINE Normal -13 30 1 30\r
   5 LINE Normal -13 26 4 26\r
   6 LINE Normal -13 -25 3 -25\r
   7 LINE Normal -13 26 -13 -25\r
   8 LINE Normal -17 30 -13 30\r
   9 LINE Normal -17 -28 -17 30\r
  10 LINE Normal -13 -28 -17 -28\r
  11 LINE Normal -17 16 -32 16\r
  12 LINE Normal -17 -16 -32 -16\r
  13 LINE Normal 40 0 48 0\r
  14 CIRCLE Normal 40 5 31 -4\r
  15 ARC Normal -30 -28 31 30 0 31 0 -28\r
  16 ARC Normal -34 -26 27 27 4 31 1 -21\r
  17 TEXT -4 -2 Left 0 3\r
  18 WINDOW 0 0 -43 Center 0\r
  19 SYMATTR Description TNAND dyadic trinary 2-input gate, inverted AND (MIN) function\r
  20 PIN -32 -16 NONE 8\r
  21 PINATTR PinName A\r
  22 PINATTR SpiceOrder 1\r
  23 PIN -32 16 NONE 8\r
  24 PINATTR PinName B\r
  25 PINATTR SpiceOrder 2\r
  26 PIN 48 0 NONE 8\r
  27 PINATTR PinName TNAND_Out\r
  28 PINATTR SpiceOrder 3\r