circuits/trit_reg3_test.asc

   1 Version 4\r
   2 SHEET 1 880 680\r
   3 WIRE 176 -112 144 -112\r
   4 WIRE 192 -112 176 -112\r
   5 WIRE 384 -112 352 -112\r
   6 WIRE 48 -80 0 -80\r
   7 WIRE 96 -80 48 -80\r
   8 WIRE 144 -80 144 -112\r
   9 WIRE 144 -80 96 -80\r
  10 WIRE 192 -80 144 -80\r
  11 WIRE 384 -80 352 -80\r
  12 WIRE 48 -48 48 -80\r
  13 WIRE 80 -48 48 -48\r
  14 WIRE 160 -48 128 -48\r
  15 WIRE 192 -48 160 -48\r
  16 WIRE 384 -48 352 -48\r
  17 WIRE 192 64 112 64\r
  18 WIRE 0 208 0 -80\r
  19 WIRE 112 208 112 64\r
  20 WIRE 64 288 0 288\r
  21 WIRE 112 288 64 288\r
  22 WIRE 64 320 64 288\r
  23 FLAG 64 320 0\r
  24 FLAG -320 224 $G_Vdd\r
  25 FLAG -320 288 $G_Vss\r
  26 FLAG 112 64 CLK\r
  27 FLAG 384 -112 Q0\r
  28 FLAG 384 -80 Q1\r
  29 FLAG 384 -48 Q2\r
  30 FLAG 160 -48 D2\r
  31 FLAG 96 -80 D1\r
  32 FLAG 176 -112 D0\r
  33 SYMBOL voltage 112 192 R0\r
  34 WINDOW 123 0 0 Left 0\r
  35 WINDOW 39 0 0 Left 0\r
  36 SYMATTR InstName V1\r
  37 SYMATTR Value PULSE(5 -5 0 1p 1p 10n 20n)\r
  38 SYMBOL voltage 0 192 R0\r
  39 WINDOW 3 -45 164 Left 0\r
  40 WINDOW 123 0 0 Left 0\r
  41 WINDOW 39 0 0 Left 0\r
  42 SYMATTR Value PWL(0 0 7n 0 8n 5 17n 5 18n 0 24n 0 25n -5 34n -5 35n 5)\r
  43 SYMATTR InstName V2\r
  44 SYMBOL tpower -320 256 R0\r
  45 SYMATTR InstName X1\r
  46 SYMBOL trit_reg3 272 -160 R0\r
  47 SYMATTR InstName X2\r
  48 SYMBOL sti 96 -48 R0\r
  49 WINDOW 0 1 26 Center 0\r
  50 SYMATTR InstName Xinv\r
  51 TEXT 216 248 Left 0 !.tran 50n\r