Add 4-trit sign detector, rename 3-trit one to tsign3.
[trinary.git] / circuits / trit_reg3_test.plt
blobc9ee68fba4cb55cb26384eb378c3fa04e7ea1a97
1 [Transient Analysis]\r
2 {\r
3    Npanes: 4\r
4    {\r
5       traces: 2 {524295,0,"V(d0)"} {524296,0,"V(q0)"}\r
6       X: ('n',0,0,5e-009,5e-008)\r
7       Y[0]: (' ',0,-6,1,6)\r
8       Y[1]: ('_',0,1e+308,0,-1e+308)\r
9       Volts: (' ',0,0,0,-6,1,6)\r
10       Log: 0 0 0\r
11       GridStyle: 1\r
12    },\r
13    {\r
14       traces: 2 {524293,0,"V(d1)"} {524294,0,"V(q1)"}\r
15       X: ('n',0,0,5e-009,5e-008)\r
16       Y[0]: (' ',0,-6,1,6)\r
17       Y[1]: ('_',0,1e+308,0,-1e+308)\r
18       Volts: (' ',0,0,0,-6,1,6)\r
19       Log: 0 0 0\r
20       GridStyle: 1\r
21    },\r
22    {\r
23       traces: 2 {524290,0,"V(d2)"} {524292,0,"V(q2)"}\r
24       X: ('n',0,0,5e-009,5e-008)\r
25       Y[0]: (' ',0,-5,1,5)\r
26       Y[1]: ('_',0,1e+308,0,-1e+308)\r
27       Volts: (' ',0,0,0,-5,1,5)\r
28       Log: 0 0 0\r
29       GridStyle: 1\r
30    },\r
31    {\r
32       traces: 1 {524291,0,"V(clk)"}\r
33       X: ('n',0,0,5e-009,5e-008)\r
34       Y[0]: (' ',0,-5,1,5)\r
35       Y[1]: ('_',0,1e+308,0,-1e+308)\r
36       Volts: (' ',0,0,0,-5,1,5)\r
37       Log: 0 0 0\r
38       GridStyle: 1\r
39    }\r
40 }\r