Regenerate netlist for logic board, remove routed logic board.
[trinary.git] / circuits / clock_gen.asc
blobe36164803dfa14d7d4fff8f32342646e1d7f13f2
1 Version 4\r
2 SHEET 1 880 680\r
3 WIRE -16 -32 -176 -32\r
4 WIRE 288 -32 -16 -32\r
5 WIRE 368 -32 288 -32\r
6 WIRE 368 48 368 -32\r
7 WIRE 16 80 -32 80\r
8 WIRE 288 80 288 -32\r
9 WIRE 288 80 240 80\r
10 WIRE 368 128 320 128\r
11 WIRE 16 144 0 144\r
12 WIRE 320 144 320 128\r
13 WIRE 320 144 240 144\r
14 WIRE 16 208 -208 208\r
15 WIRE 272 208 240 208\r
16 WIRE 368 208 272 208\r
17 WIRE -16 272 -16 -32\r
18 WIRE 16 272 -16 272\r
19 WIRE 288 272 240 272\r
20 WIRE 368 272 368 208\r
21 WIRE 0 320 0 144\r
22 WIRE 272 320 272 208\r
23 WIRE 272 320 0 320\r
24 WIRE 288 320 288 272\r
25 WIRE -32 400 -32 80\r
26 WIRE -32 400 -176 400\r
27 WIRE 288 400 288 384\r
28 WIRE 288 400 -32 400\r
29 WIRE 368 400 368 336\r
30 WIRE 368 400 288 400\r
31 WIRE 400 400 368 400\r
32 FLAG -176 400 $G_Vss\r
33 FLAG -208 208 CLK\r
34 IOPIN -208 208 Out\r
35 FLAG -176 -32 $G_Vdd\r
36 SYMBOL Misc\\NE555 128 176 R0\r
37 SYMATTR InstName U1\r
38 SYMBOL cap 272 320 R0\r
39 SYMATTR InstName C1\r
40 SYMATTR Value 0.001µ\r
41 SYMBOL cap 352 272 R0\r
42 SYMATTR InstName C2\r
43 SYMATTR Value 0.01µ\r
44 SYMBOL res 352 112 R0\r
45 SYMATTR InstName R2\r
46 SYMATTR Value 3.3k\r
47 SYMBOL res 352 32 R0\r
48 SYMATTR InstName R1\r
49 SYMATTR Value 330\r
50 TEXT -208 -104 Left 0 ;Clock generator, using 555 timer\nFor faster, behavioral model see clock_gen-fast.asc\r