bb/tg_test.net

   1 * Z:\trinary\code\circuits\tg_test.asc\r
   2 XX1 $G_Vdd $G_Vss tpower\r
   3 XX2 IN OUT C tg\r
   4 V1 IN 0 SINE(0 5 200Meg 1n)\r
   5 V2 C 0 PWL(0 -5 5n -5 6n 5 13n 5 14n -5)\r
   6 \r
   7 * block symbol definitions\r
   8 .subckt tpower Vdd Vss\r
   9 Vdd Vdd 0 5V\r
  10 Vss 0 Vss 5V\r
  11 .ends tpower\r
  12 \r
  13 .subckt tg IN_OUT OUT_IN CONTROL\r
  14 M1 OUT_IN _C IN_OUT $G_Vdd CD4007P\r
  15 M2 IN_OUT N003 OUT_IN $G_Vss CD4007N\r
  16 M3 $G_Vdd CONTROL _C $G_Vdd CD4007P\r
  17 M4 _C CONTROL $G_Vss $G_Vss CD4007N\r
  18 M5 $G_Vdd _C N003 $G_Vdd CD4007P\r
  19 M6 N003 _C $G_Vss $G_Vss CD4007N\r
  20 .ends tg\r
  21 \r
  22 .model NMOS NMOS\r
  23 .model PMOS PMOS\r
  24 .lib C:\PROGRA~1\LTC\SwCADIII\lib\cmp\standard.mos\r
  25 .tran 20n\r
  26 .backanno\r
  27 .end\r