Add transmission gate test netlist.
[trinary.git] / mux3-1_test.net
blob1466d6c929a4256a802d337574654e7346cec9f0
1 * Z:\trinary\code\circuits\mux3-1_test.asc\r
2 V1 A 0 SINE(0 5 200Meg)\r
3 V2 B 0 SINE(0 5 1000Meg)\r
4 V3 C 0 PULSE(-5 5 0n 1p 1p 3n 6n)\r
5 V4 S 0 PWL(0 -5 14n -5 15n 0 29n 0 30n 5)\r
6 XX11 $G_Vdd $G_Vss tpower\r
7 XX1 A B C S Q mux3-1\r
8 \r
9 * block symbol definitions\r
10 .subckt tpower Vdd Vss\r
11 Vdd Vdd 0 5V\r
12 Vss 0 Vss 5V\r
13 .ends tpower\r
15 .subckt mux3-1 A B C S Q\r
16 XX1 A Q N001 tg\r
17 XX3 C Q N002 tg\r
18 XX2 B Q N003 tg\r
19 XX4 S N001 N003 N002 decoder3-1\r
20 .ends mux3-1\r
22 .subckt tg IN_OUT OUT_IN CONTROL\r
23 M1 OUT_IN _C IN_OUT $G_Vdd CD4007P\r
24 M2 IN_OUT N003 OUT_IN $G_Vss CD4007N\r
25 M3 $G_Vdd CONTROL _C $G_Vdd CD4007P\r
26 M4 _C CONTROL $G_Vss $G_Vss CD4007N\r
27 M5 $G_Vdd _C N003 $G_Vdd CD4007P\r
28 M6 N003 _C $G_Vss $G_Vss CD4007N\r
29 .ends tg\r
31 .subckt decoder3-1 IN OUT_i OUT_0 OUT_1\r
32 XX5 IN N003 pti\r
33 XX6 N003 OUT_1 pti\r
34 XX1 IN OUT_i nti\r
35 XX4 N001 OUT_0 pti\r
36 XX2 IN N002 sti\r
37 XX3 IN N002 N001 max\r
38 .ends decoder3-1\r
40 .subckt pti IN OUT\r
41 XX1 IN OUT NC_01 NC_02 tinv\r
42 .ends pti\r
44 .subckt nti IN OUT\r
45 XX1 IN NC_01 NC_02 OUT tinv\r
46 .ends nti\r
48 .subckt sti IN OUT\r
49 XX1 IN NC_01 OUT NC_02 tinv\r
50 .ends sti\r
52 .subckt max A B MAX_OUT\r
53 XX1 A B P001 tnor\r
54 XX2 P001 MAX_OUT sti\r
55 .ends max\r
57 .subckt tinv Vin PTI_Out STI_Out NTI_Out\r
58 RP PTI_Out STI_Out 12k\r
59 RN STI_Out NTI_Out 12k\r
60 MN NTI_Out Vin $G_Vss $G_Vss CD4007N\r
61 MP PTI_Out Vin $G_Vdd $G_Vdd CD4007P\r
62 .ends tinv\r
64 .subckt tnor A B TNOR_Out\r
65 RP N002 TNOR_Out 12k\r
66 RN TNOR_Out N003 12k\r
67 MN1 N003 A $G_Vss $G_Vss CD4007N\r
68 MP2 N001 A $G_Vdd $G_Vdd CD4007P\r
69 MN2 N003 B $G_Vss $G_Vss CD4007N\r
70 MP1 N001 B N002 $G_Vdd CD4007P\r
71 .ends tnor\r
73 .model NMOS NMOS\r
74 .model PMOS PMOS\r
75 .lib C:\PROGRA~1\LTC\SwCADIII\lib\cmp\standard.mos\r
76 .tran 50n\r
77 .backanno\r
78 .end\r