hw/riscv: opentitan: Expose the resetvec as a SoC property
[qemu/ar7.git] / include / hw / i2c / 
tree0d60549d1df4e5a7d353137732495cbc5bc27173
drwxr-xr-x   ..
-rw-r--r-- 931 arm_sbcon_i2c.h
-rw-r--r-- 12767 aspeed_i2c.h
-rw-r--r-- 1016 bitbang_i2c.h
-rw-r--r-- 6990 i2c.h
-rw-r--r-- 430 i2c_mux_pca954x.h
-rw-r--r-- 2689 imx_i2c.h
-rw-r--r-- 1115 microbit_i2c.h
-rw-r--r-- 3381 npcm7xx_smbus.h
-rw-r--r-- 1412 pm_smbus.h
-rw-r--r-- 25348 pmbus_device.h
-rw-r--r-- 1965 ppc4xx_i2c.h
-rw-r--r-- 1536 smbus_eeprom.h
-rw-r--r-- 2399 smbus_master.h
-rw-r--r-- 3547 smbus_slave.h