target/riscv: fix vector index load/store constraints
[qemu/ar7.git] / target / tricore / 
treebaa0cbb5741cbd75c90e25b047850a88c1ac40ee
drwxr-xr-x   ..
-rw-r--r-- 71 Makefile.objs
-rw-r--r-- 382 cpu-param.h
-rw-r--r-- 1426 cpu-qom.h
-rw-r--r-- 5437 cpu.c
-rw-r--r-- 9570 cpu.h
-rw-r--r-- 4643 csfr.def
-rw-r--r-- 14605 fpu_helper.c
-rw-r--r-- 3627 gdbstub.c
-rw-r--r-- 4566 helper.c
-rw-r--r-- 7067 helper.h
-rw-r--r-- 80980 op_helper.c
-rw-r--r-- 295896 translate.c
-rw-r--r-- 872 tricore-defs.h
-rw-r--r-- 68169 tricore-opcodes.h