hw/riscv: sifive_u: Connect a DMA controller
[qemu/ar7.git] / hw / riscv / Kconfig
blobe53ab1efa561f3ec111899a99499af3d273a97c5
1 config HTIF
2     bool
4 config HART
5     bool
7 config IBEX
8     bool
10 config SIFIVE
11     bool
12     select MSI_NONBROKEN
14 config SIFIVE_E
15     bool
16     select HART
17     select SIFIVE
18     select UNIMP
20 config SIFIVE_U
21     bool
22     select CADENCE
23     select HART
24     select SIFIVE
25     select SIFIVE_PDMA
26     select UNIMP
28 config SPIKE
29     bool
30     select HART
31     select HTIF
32     select SIFIVE
34 config OPENTITAN
35     bool
36     select IBEX
37     select HART
38     select UNIMP
40 config RISCV_VIRT
41     bool
42     imply PCI_DEVICES
43     imply TEST_DEVICES
44     select PCI
45     select HART
46     select SERIAL
47     select GOLDFISH_RTC
48     select VIRTIO_MMIO
49     select PCI_EXPRESS_GENERIC_BRIDGE
50     select PFLASH_CFI01
51     select SIFIVE
53 config MICROCHIP_PFSOC
54     bool
55     select HART
56     select SIFIVE
57     select UNIMP
58     select MCHP_PFSOC_MMUART
59     select SIFIVE_PDMA
60     select CADENCE_SDHCI