riscv: add support smp_pause / smp_resume
[coreboot.git] / src / soc / sifive / fu540 / Makefile.inc
blobfef859d9e4a45d876a5c2be6bb51cca4bef226a8
1 # This file is part of the coreboot project.
3 # Copyright (C) 2018 Jonathan Neuschäfer
5 # This program is free software; you can redistribute it and/or modify
6 # it under the terms of the GNU General Public License as published by
7 # the Free Software Foundation; version 2 of the License.
9 # This program is distributed in the hope that it will be useful,
10 # but WITHOUT ANY WARRANTY; without even the implied warranty of
11 # MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
12 # GNU General Public License for more details.
14 ifeq ($(CONFIG_SOC_SIFIVE_FU540),y)
16 bootblock-y += uart.c
17 bootblock-y += clint.c
18 bootblock-y += media.c
19 bootblock-y += bootblock.c
21 romstage-y += uart.c
22 romstage-y += clint.c
23 romstage-y += media.c
24 romstage-y += sdram.c
25 romstage-y += cbmem.c
26 romstage-y += otp.c
27 romstage-y += clock.c
29 ramstage-y += uart.c
30 ramstage-y += clint.c
31 ramstage-y += media.c
32 ramstage-y += sdram.c
33 ramstage-y += cbmem.c
34 ramstage-y += otp.c
35 ramstage-y += clock.c
37 CPPFLAGS_common += -Isrc/soc/sifive/fu540/include
39 $(objcbfs)/bootblock.bin: $(objcbfs)/bootblock.raw.bin
40         @printf "    GPT        $(notdir $(@))\n"
41         @util/riscv/sifive-gpt.py $< $@
43 endif