src/soc/intel/broadwell/pch/Kconfig

   1 config INTEL_LYNXPOINT_LP
   2         bool
   3         default y if SOC_INTEL_BROADWELL
   4
   5 config PCH_SPECIFIC_OPTIONS
   6         def_bool y
   7         select ACPI_COMMON_MADT_LAPIC
   8         select ACPI_INTEL_HARDWARE_SLEEP_VALUES
   9         select ACPI_SOC_NVS
  10         select AZALIA_PLUGIN_SUPPORT
  11         select BOOT_DEVICE_SUPPORTS_WRITES
  12         select HAVE_EM100PRO_SPI_CONSOLE_SUPPORT
  13         select HAVE_POWER_STATE_AFTER_FAILURE
  14         select HAVE_POWER_STATE_PREVIOUS_AFTER_FAILURE
  15         select HAVE_SMI_HANDLER
  16         select HAVE_USBDEBUG
  17         select INTEL_DESCRIPTOR_MODE_CAPABLE
  18         select INTEL_LYNXPOINT_LP
  19         select RTC
  20         select SOUTHBRIDGE_INTEL_COMMON_ACPI_MADT
  21         select SOUTHBRIDGE_INTEL_COMMON_EARLY_SMBUS
  22         select SOUTHBRIDGE_INTEL_COMMON_RESET
  23         select SOUTHBRIDGE_INTEL_COMMON_RTC
  24         select SOUTHBRIDGE_INTEL_COMMON_SMBUS
  25         select SOUTHBRIDGE_INTEL_COMMON_SPI_ICH9
  26         select SPI_FLASH
  27         select TCO_SPACE_NOT_YET_SPLIT
  28
  29 config EHCI_BAR
  30         hex
  31         default 0xd8000000
  32
  33 config SERIRQ_CONTINUOUS_MODE
  34         bool
  35         default y
  36         help
  37           If you set this option to y, the serial IRQ machine will be
  38           operated in continuous mode.
  39
  40 config PCIEXP_ASPM
  41         bool
  42         default y
  43
  44 config PCIEXP_AER
  45         bool
  46         default y
  47
  48 config PCIEXP_COMMON_CLOCK
  49         bool
  50         default y
  51
  52 config PCIEXP_CLK_PM
  53         bool
  54         default y
  55
  56 config PCIEXP_L1_SUB_STATE
  57         bool
  58         default y
  59
  60 config SERIALIO_UART_CONSOLE
  61         bool
  62         default n
  63         select DRIVERS_UART_8250MEM_32
  64         help
  65           Selected by mainboards where SerialIO UARTs can be used to retrieve
  66           coreboot logs. Boards also need to set UART_FOR_CONSOLE accordingly.
  67
  68 config CONSOLE_UART_BASE_ADDRESS
  69         default 0xd6000000 if SERIALIO_UART_CONSOLE
  70
  71 config DISABLE_ME_PCI
  72         bool "Disable Intel ME PCI interface (MEI1)"
  73         default y
  74         help
  75           Disable and hide the ME PCI interface during finalize stage of boot.
  76           This will prevent the OS (and userspace apps) from interacting with
  77           the ME via the PCI interface after boot.