src/soc/intel/cannonlake/acpi/southbridge.asl

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2017-2018 Intel Corp.
   5  * (Written by Bora Guvendik <bora.guvendik@intel.com> for Intel Corp.)
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  */
  17
  18
  19 /* PCI IRQ assignment */
  20 #include "pci_irqs.asl"
  21
  22 /* PCR access */
  23 #include <soc/intel/common/acpi/pcr.asl>
  24
  25 /* eMMC, SD Card */
  26 #include "scs.asl"
  27
  28 /* GPIO controller */
  29 #include "gpio.asl"
  30
  31 /* LPC 0:1f.0 */
  32 #include "lpc.asl"
  33
  34 /* PCH HDA */
  35 #include "pch_hda.asl"
  36
  37 /* Serial IO */
  38 #include "serialio.asl"
  39
  40 /* SMBus 0:1f.4 */
  41 #include "smbus.asl"
  42
  43 /* USB XHCI 0:14.0 */
  44 #include "xhci.asl"
  45
  46 /* PCI _OSC */
  47 #include <soc/intel/common/acpi/pci_osc.asl>
  48
  49 /* CNVi */
  50 #include "cnvi.asl"
  51
  52 /* GBe 0:1f.6 */
  53 #include "pch_glan.asl"