Update FSF address.
[official-gcc.git] / gcc / config / rs6000 / rios2.md
blob8417e354c02a993d069539f56143267d26c42489
1 ;; Scheduling description for IBM Power2 processor.
2 ;;   Copyright (C) 2003, 2004 Free Software Foundation, Inc.
3 ;;
4 ;; This file is part of GCC.
6 ;; GCC is free software; you can redistribute it and/or modify it
7 ;; under the terms of the GNU General Public License as published
8 ;; by the Free Software Foundation; either version 2, or (at your
9 ;; option) any later version.
11 ;; GCC is distributed in the hope that it will be useful, but WITHOUT
12 ;; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
13 ;; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
14 ;; License for more details.
16 ;; You should have received a copy of the GNU General Public License
17 ;; along with GCC; see the file COPYING.  If not, write to the
18 ;; Free Software Foundation, 51 Franklin Street, Fifth Floor, Boston,
19 ;; MA 02110-1301, USA.
21 (define_automaton "rios2,rios2fp")
22 (define_cpu_unit "iu1_rios2,iu2_rios2" "rios2")
23 (define_cpu_unit "fpu1_rios2,fpu2_rios2" "rios2fp")
24 (define_cpu_unit "bpu_rios2" "rios2")
26 ;; RIOS2 32-bit 2xIU, 2xFPU, BPU
27 ;; IU1 can perform all integer operations
28 ;; IU2 can perform all integer operations except imul and idiv
30 (define_insn_reservation "rios2-load" 2
31   (and (eq_attr "type" "load,load_ext,load_ext_u,load_ext_ux,\
32                         load_ux,load_u,fpload,fpload_ux,fpload_u")
33        (eq_attr "cpu" "rios2"))
34   "iu1_rios2|iu2_rios2")
36 (define_insn_reservation "rios2-store" 1
37   (and (eq_attr "type" "store,store_ux,store_u,fpstore,fpstore_ux,fpstore_u")
38        (eq_attr "cpu" "rios2"))
39   "iu1_rios2|iu2_rios2")
41 (define_insn_reservation "rios2-integer" 1
42   (and (eq_attr "type" "integer,insert_word")
43        (eq_attr "cpu" "rios2"))
44   "iu1_rios2|iu2_rios2")
46 (define_insn_reservation "rios2-two" 1
47   (and (eq_attr "type" "two")
48        (eq_attr "cpu" "rios2"))
49   "iu1_rios2|iu2_rios2,iu1_rios2|iu2_rios2")
51 (define_insn_reservation "rios2-three" 1
52   (and (eq_attr "type" "three")
53        (eq_attr "cpu" "rios2"))
54   "iu1_rios2|iu2_rios2,iu1_rios2|iu2_rios2,iu1_rios2|iu2_rios2")
56 (define_insn_reservation "rios2-imul" 2
57   (and (eq_attr "type" "imul,imul2,imul3,imul_compare")
58        (eq_attr "cpu" "rios2"))
59   "iu1_rios2*2")
61 (define_insn_reservation "rios2-idiv" 13
62   (and (eq_attr "type" "idiv")
63        (eq_attr "cpu" "rios2"))
64   "iu1_rios2*13")
66 ; compare executes on integer unit, but feeds insns which
67 ; execute on the branch unit.
68 (define_insn_reservation "rios2-compare" 3
69   (and (eq_attr "type" "cmp,fast_compare,compare,delayed_compare")
70        (eq_attr "cpu" "rios2"))
71   "(iu1_rios2|iu2_rios2),nothing,bpu_rios2")
73 (define_insn_reservation "rios2-fp" 2
74   (and (eq_attr "type" "fp")
75        (eq_attr "cpu" "rios2"))
76   "fpu1_rios2|fpu2_rios2")
78 (define_insn_reservation "rios2-fpcompare" 5
79   (and (eq_attr "type" "fpcompare")
80        (eq_attr "cpu" "rios2"))
81   "(fpu1_rios2|fpu2_rios2),nothing*3,bpu_rios2")
83 (define_insn_reservation "rios2-dmul" 2
84   (and (eq_attr "type" "dmul")
85        (eq_attr "cpu" "rios2"))
86   "fpu1_rios2|fpu2_rios2")
88 (define_insn_reservation "rios2-sdiv" 17
89   (and (eq_attr "type" "sdiv,ddiv")
90        (eq_attr "cpu" "rios2"))
91   "(fpu1_rios2*17)|(fpu2_rios2*17)")
93 (define_insn_reservation "rios2-ssqrt" 26
94   (and (eq_attr "type" "ssqrt,dsqrt")
95        (eq_attr "cpu" "rios2"))
96   "(fpu1_rios2*26)|(fpu2_rios2*26)")
98 (define_insn_reservation "rios2-mfcr" 2
99   (and (eq_attr "type" "mfcr")
100        (eq_attr "cpu" "rios2"))
101   "iu1_rios2,bpu_rios2")
103 (define_insn_reservation "rios2-mtcr" 3
104   (and (eq_attr "type" "mtcr")
105        (eq_attr "cpu" "rios2"))
106   "iu1_rios2,bpu_rios2")
108 (define_insn_reservation "rios2-crlogical" 3
109   (and (eq_attr "type" "cr_logical,delayed_cr")
110        (eq_attr "cpu" "rios2"))
111   "bpu_rios2")
113 (define_insn_reservation "rios2-mtjmpr" 5
114   (and (eq_attr "type" "mtjmpr")
115        (eq_attr "cpu" "rios2"))
116   "iu1_rios2,bpu_rios2")
118 (define_insn_reservation "rios2-mfjmpr" 2
119   (and (eq_attr "type" "mfjmpr")
120        (eq_attr "cpu" "rios2"))
121   "iu1_rios2,bpu_rios2")
123 (define_insn_reservation "rios2-branch" 1
124   (and (eq_attr "type" "jmpreg,branch")
125        (eq_attr "cpu" "rios2"))
126   "bpu_rios2")