gcc/config/rs6000/power6.md

   1 ;; Scheduling description for IBM POWER6 processor.
   2 ;;   Copyright (C) 2006-2014 Free Software Foundation, Inc.
   3 ;;   Contributed by Peter Steinmetz (steinmtz@us.ibm.com)
   4 ;;
   5 ;; This file is part of GCC.
   6 ;;
   7 ;; GCC is free software; you can redistribute it and/or modify it
   8 ;; under the terms of the GNU General Public License as published
   9 ;; by the Free Software Foundation; either version 3, or (at your
  10 ;; option) any later version.
  11 ;;
  12 ;; GCC is distributed in the hope that it will be useful, but WITHOUT
  13 ;; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14 ;; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15 ;; License for more details.
  16 ;;
  17 ;; You should have received a copy of the GNU General Public License
  18 ;; along with GCC; see the file COPYING3.  If not see
  19 ;; <http://www.gnu.org/licenses/>.
  20
  21 ;; Sources:
  22
  23 ;; The POWER6 has 2 iu, 2 fpu, 2 lsu, and 1 bu/cru unit per engine
  24 ;; (2 engines per chip).  The chip can issue up to 5 internal ops
  25 ;; per cycle.
  26
  27 (define_automaton "power6iu,power6lsu,power6fpu,power6bu")
  28
  29 (define_cpu_unit "iu1_power6,iu2_power6" "power6iu")
  30 (define_cpu_unit "lsu1_power6,lsu2_power6" "power6lsu")
  31 (define_cpu_unit "bpu_power6" "power6bu")
  32 (define_cpu_unit "fpu1_power6,fpu2_power6" "power6fpu")
  33
  34 (define_reservation "LS2_power6"
  35                     "lsu1_power6+lsu2_power6")
  36
  37 (define_reservation "FPU_power6"
  38                     "fpu1_power6|fpu2_power6")
  39
  40 (define_reservation "BRU_power6"
  41                     "bpu_power6")
  42
  43 (define_reservation "LSU_power6"
  44                     "lsu1_power6|lsu2_power6")
  45
  46 (define_reservation "LSF_power6"
  47                     "(lsu1_power6+fpu1_power6)\
  48                     |(lsu1_power6+fpu2_power6)\
  49                     |(lsu2_power6+fpu1_power6)\
  50                     |(lsu2_power6+fpu2_power6)")
  51
  52 (define_reservation "LX2_power6"
  53                     "(iu1_power6+iu2_power6+lsu1_power6)\
  54                     |(iu1_power6+iu2_power6+lsu2_power6)")
  55
  56 (define_reservation "FX2_power6"
  57                     "iu1_power6+iu2_power6")
  58
  59 (define_reservation "X2F_power6"
  60                     "(iu1_power6+iu2_power6+fpu1_power6)\
  61                     |(iu1_power6+iu2_power6+fpu2_power6)")
  62
  63 (define_reservation "BX2_power6"
  64                     "iu1_power6+iu2_power6+bpu_power6")
  65
  66 (define_reservation "LSX_power6"
  67                     "(iu1_power6+lsu1_power6)\
  68                     |(iu1_power6+lsu2_power6)\
  69                     |(iu2_power6+lsu1_power6)\
  70                     |(iu2_power6+lsu2_power6)")
  71
  72 (define_reservation "FXU_power6"
  73                     "iu1_power6|iu2_power6")
  74
  75 (define_reservation "XLF_power6"
  76                     "(iu1_power6+lsu1_power6+fpu1_power6)\
  77                     |(iu1_power6+lsu1_power6+fpu2_power6)\
  78                     |(iu1_power6+lsu2_power6+fpu1_power6)\
  79                     |(iu1_power6+lsu2_power6+fpu2_power6)\
  80                     |(iu2_power6+lsu1_power6+fpu1_power6)\
  81                     |(iu2_power6+lsu1_power6+fpu2_power6)\
  82                     |(iu2_power6+lsu2_power6+fpu1_power6)\
  83                     |(iu2_power6+lsu2_power6+fpu2_power6)")
  84
  85 (define_reservation "BRX_power6"
  86                     "(bpu_power6+iu1_power6)\
  87                     |(bpu_power6+iu2_power6)")
  88
  89 ; Load/store
  90
  91 ; The default for a value written by a fixed point load
  92 ; that is read/written by a subsequent fixed point op.
  93 (define_insn_reservation "power6-load" 2 ; fx
  94   (and (eq_attr "type" "load")
  95        (eq_attr "sign_extend" "no")
  96        (eq_attr "update" "no")
  97        (eq_attr "cpu" "power6"))
  98   "LSU_power6")
  99
 100 ; define the bypass for the case where the value written
 101 ; by a fixed point load is used as the source value on
 102 ; a store.
 103 (define_bypass 1 "power6-load,\
 104                   power6-load-update,\
 105                   power6-load-update-indexed"
 106                  "power6-store,\
 107                   power6-store-update,\
 108                   power6-store-update-indexed,\
 109                   power6-fpstore,\
 110                   power6-fpstore-update"
 111   "store_data_bypass_p")
 112
 113 (define_insn_reservation "power6-load-ext" 4 ; fx
 114   (and (eq_attr "type" "load")
 115        (eq_attr "sign_extend" "yes")
 116        (eq_attr "update" "no")
 117        (eq_attr "cpu" "power6"))
 118   "LSU_power6")
 119
 120 ; define the bypass for the case where the value written
 121 ; by a fixed point load ext is used as the source value on
 122 ; a store.
 123 (define_bypass 1 "power6-load-ext,\
 124                   power6-load-ext-update,\
 125                   power6-load-ext-update-indexed"
 126                  "power6-store,\
 127                   power6-store-update,\
 128                   power6-store-update-indexed,\
 129                   power6-fpstore,\
 130                   power6-fpstore-update"
 131   "store_data_bypass_p")
 132
 133 (define_insn_reservation "power6-load-update" 2 ; fx
 134   (and (eq_attr "type" "load")
 135        (eq_attr "sign_extend" "no")
 136        (eq_attr "update" "yes")
 137        (eq_attr "indexed" "no")
 138        (eq_attr "cpu" "power6"))
 139   "LSX_power6")
 140
 141 (define_insn_reservation "power6-load-update-indexed" 2 ; fx
 142   (and (eq_attr "type" "load")
 143        (eq_attr "sign_extend" "no")
 144        (eq_attr "update" "yes")
 145        (eq_attr "indexed" "yes")
 146        (eq_attr "cpu" "power6"))
 147   "LSX_power6")
 148
 149 (define_insn_reservation "power6-load-ext-update" 4 ; fx
 150   (and (eq_attr "type" "load")
 151        (eq_attr "sign_extend" "yes")
 152        (eq_attr "update" "yes")
 153        (eq_attr "indexed" "no")
 154        (eq_attr "cpu" "power6"))
 155   "LSX_power6")
 156
 157 (define_insn_reservation "power6-load-ext-update-indexed" 4 ; fx
 158   (and (eq_attr "type" "load")
 159        (eq_attr "sign_extend" "yes")
 160        (eq_attr "update" "yes")
 161        (eq_attr "indexed" "yes")
 162        (eq_attr "cpu" "power6"))
 163   "LSX_power6")
 164
 165 (define_insn_reservation "power6-fpload" 1
 166   (and (eq_attr "type" "fpload")
 167        (eq_attr "update" "no")
 168        (eq_attr "cpu" "power6"))
 169   "LSU_power6")
 170
 171 (define_insn_reservation "power6-fpload-update" 1
 172   (and (eq_attr "type" "fpload")
 173        (eq_attr "update" "yes")
 174        (eq_attr "cpu" "power6"))
 175   "LSX_power6")
 176
 177 (define_insn_reservation "power6-store" 14
 178   (and (eq_attr "type" "store")
 179        (eq_attr "update" "no")
 180        (eq_attr "cpu" "power6"))
 181   "LSU_power6")
 182
 183 (define_insn_reservation "power6-store-update" 14
 184   (and (eq_attr "type" "store")
 185        (eq_attr "update" "yes")
 186        (eq_attr "indexed" "no")
 187        (eq_attr "cpu" "power6"))
 188   "LSX_power6")
 189
 190 (define_insn_reservation "power6-store-update-indexed" 14
 191   (and (eq_attr "type" "store")
 192        (eq_attr "update" "yes")
 193        (eq_attr "indexed" "yes")
 194        (eq_attr "cpu" "power6"))
 195   "LX2_power6")
 196
 197 (define_insn_reservation "power6-fpstore" 14
 198   (and (eq_attr "type" "fpstore")
 199        (eq_attr "update" "no")
 200        (eq_attr "cpu" "power6"))
 201   "LSF_power6")
 202
 203 (define_insn_reservation "power6-fpstore-update" 14
 204   (and (eq_attr "type" "fpstore")
 205        (eq_attr "update" "yes")
 206        (eq_attr "cpu" "power6"))
 207   "XLF_power6")
 208
 209 (define_insn_reservation "power6-larx" 3
 210   (and (eq_attr "type" "load_l")
 211        (eq_attr "cpu" "power6"))
 212   "LS2_power6")
 213
 214 (define_insn_reservation "power6-stcx" 10 ; best case
 215   (and (eq_attr "type" "store_c")
 216        (eq_attr "cpu" "power6"))
 217   "LSX_power6")
 218
 219 (define_insn_reservation "power6-sync" 11 ; N/A
 220   (and (eq_attr "type" "sync")
 221        (eq_attr "cpu" "power6"))
 222   "LSU_power6")
 223
 224 (define_insn_reservation "power6-integer" 1
 225   (and (ior (eq_attr "type" "integer")
 226             (and (eq_attr "type" "add")
 227                  (eq_attr "dot" "no")))
 228        (eq_attr "cpu" "power6"))
 229   "FXU_power6")
 230
 231 (define_insn_reservation "power6-isel" 1
 232   (and (eq_attr "type" "isel")
 233        (eq_attr "cpu" "power6"))
 234   "FXU_power6")
 235
 236 (define_insn_reservation "power6-exts" 1
 237   (and (eq_attr "type" "exts")
 238        (eq_attr "cpu" "power6"))
 239   "FXU_power6")
 240
 241 (define_insn_reservation "power6-shift" 1
 242   (and (eq_attr "type" "shift")
 243        (eq_attr "var_shift" "no")
 244        (eq_attr "dot" "no")
 245        (eq_attr "cpu" "power6"))
 246   "FXU_power6")
 247
 248 (define_insn_reservation "power6-popcnt" 1
 249   (and (eq_attr "type" "popcnt")
 250        (eq_attr "cpu" "power6"))
 251   "FXU_power6")
 252
 253 (define_insn_reservation "power6-insert" 1
 254   (and (eq_attr "type" "insert")
 255        (eq_attr "size" "32")
 256        (eq_attr "cpu" "power6"))
 257   "FX2_power6")
 258
 259 (define_insn_reservation "power6-insert-dword" 1
 260   (and (eq_attr "type" "insert")
 261        (eq_attr "size" "64")
 262        (eq_attr "cpu" "power6"))
 263   "FX2_power6")
 264
 265 ; define the bypass for the case where the value written
 266 ; by a fixed point op is used as the source value on a
 267 ; store.
 268 (define_bypass 1 "power6-integer,\
 269                   power6-exts,\
 270                   power6-shift,\
 271                   power6-insert,\
 272                   power6-insert-dword"
 273                  "power6-store,\
 274                   power6-store-update,\
 275                   power6-store-update-indexed,\
 276                   power6-fpstore,\
 277                   power6-fpstore-update"
 278   "store_data_bypass_p")
 279
 280 (define_insn_reservation "power6-cntlz" 2
 281   (and (eq_attr "type" "cntlz")
 282        (eq_attr "cpu" "power6"))
 283   "FXU_power6")
 284
 285 (define_bypass 1 "power6-cntlz"
 286                  "power6-store,\
 287                   power6-store-update,\
 288                   power6-store-update-indexed,\
 289                   power6-fpstore,\
 290                   power6-fpstore-update"
 291   "store_data_bypass_p")
 292
 293 (define_insn_reservation "power6-var-rotate" 4
 294   (and (eq_attr "type" "shift")
 295        (eq_attr "var_shift" "yes")
 296        (eq_attr "dot" "no")
 297        (eq_attr "cpu" "power6"))
 298   "FXU_power6")
 299
 300 (define_insn_reservation "power6-trap" 1 ; N/A
 301   (and (eq_attr "type" "trap")
 302        (eq_attr "cpu" "power6"))
 303   "BRX_power6")
 304
 305 (define_insn_reservation "power6-two" 1
 306   (and (eq_attr "type" "two")
 307        (eq_attr "cpu" "power6"))
 308   "(iu1_power6,iu1_power6)\
 309   |(iu1_power6+iu2_power6,nothing)\
 310   |(iu1_power6,iu2_power6)\
 311   |(iu2_power6,iu1_power6)\
 312   |(iu2_power6,iu2_power6)")
 313
 314 (define_insn_reservation "power6-three" 1
 315   (and (eq_attr "type" "three")
 316        (eq_attr "cpu" "power6"))
 317   "(iu1_power6,iu1_power6,iu1_power6)\
 318   |(iu1_power6,iu1_power6,iu2_power6)\
 319   |(iu1_power6,iu2_power6,iu1_power6)\
 320   |(iu1_power6,iu2_power6,iu2_power6)\
 321   |(iu2_power6,iu1_power6,iu1_power6)\
 322   |(iu2_power6,iu1_power6,iu2_power6)\
 323   |(iu2_power6,iu2_power6,iu1_power6)\
 324   |(iu2_power6,iu2_power6,iu2_power6)\
 325   |(iu1_power6+iu2_power6,iu1_power6)\
 326   |(iu1_power6+iu2_power6,iu2_power6)\
 327   |(iu1_power6,iu1_power6+iu2_power6)\
 328   |(iu2_power6,iu1_power6+iu2_power6)")
 329
 330 (define_insn_reservation "power6-cmp" 1
 331   (and (eq_attr "type" "cmp")
 332        (eq_attr "cpu" "power6"))
 333   "FXU_power6")
 334
 335 (define_insn_reservation "power6-compare" 1
 336   (and (eq_attr "type" "compare")
 337        (eq_attr "cpu" "power6"))
 338   "FXU_power6")
 339
 340 (define_insn_reservation "power6-fast-compare" 1
 341   (and (ior (eq_attr "type" "fast_compare")
 342             (and (eq_attr "type" "add")
 343                  (eq_attr "dot" "yes")))
 344        (eq_attr "cpu" "power6"))
 345   "FXU_power6")
 346
 347 ; define the bypass for the case where the value written
 348 ; by a fixed point rec form op is used as the source value
 349 ; on a store.
 350 (define_bypass 1 "power6-compare,\
 351                   power6-fast-compare"
 352                  "power6-store,\
 353                   power6-store-update,\
 354                   power6-store-update-indexed,\
 355                   power6-fpstore,\
 356                   power6-fpstore-update"
 357   "store_data_bypass_p")
 358
 359 (define_insn_reservation "power6-delayed-compare" 2 ; N/A
 360   (and (eq_attr "type" "shift")
 361        (eq_attr "var_shift" "no")
 362        (eq_attr "dot" "yes")
 363        (eq_attr "cpu" "power6"))
 364   "FXU_power6")
 365
 366 (define_insn_reservation "power6-var-delayed-compare" 4
 367   (and (eq_attr "type" "shift")
 368        (eq_attr "var_shift" "yes")
 369        (eq_attr "dot" "yes")
 370        (eq_attr "cpu" "power6"))
 371   "FXU_power6")
 372
 373 (define_insn_reservation "power6-lmul-cmp" 16
 374   (and (eq_attr "type" "mul")
 375        (eq_attr "dot" "yes")
 376        (eq_attr "size" "64")
 377        (eq_attr "cpu" "power6"))
 378   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 379   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 380
 381 (define_insn_reservation "power6-imul-cmp" 16
 382   (and (eq_attr "type" "mul")
 383        (eq_attr "dot" "yes")
 384        (eq_attr "size" "32")
 385        (eq_attr "cpu" "power6"))
 386   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 387   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 388
 389 (define_insn_reservation "power6-lmul" 16
 390   (and (eq_attr "type" "mul")
 391        (eq_attr "dot" "no")
 392        (eq_attr "size" "64")
 393        (eq_attr "cpu" "power6"))
 394   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 395   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 396
 397 (define_insn_reservation "power6-imul" 16
 398   (and (eq_attr "type" "mul")
 399        (eq_attr "dot" "no")
 400        (eq_attr "size" "32")
 401        (eq_attr "cpu" "power6"))
 402   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 403   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 404
 405 (define_insn_reservation "power6-imul3" 16
 406   (and (eq_attr "type" "mul")
 407        (eq_attr "size" "8,16")
 408        (eq_attr "cpu" "power6"))
 409   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 410   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 411
 412 (define_bypass 9 "power6-imul,\
 413                   power6-lmul,\
 414                   power6-imul-cmp,\
 415                   power6-lmul-cmp,\
 416                   power6-imul3"
 417                  "power6-store,\
 418                   power6-store-update,\
 419                   power6-store-update-indexed,\
 420                   power6-fpstore,\
 421                   power6-fpstore-update"
 422   "store_data_bypass_p")
 423
 424 (define_insn_reservation "power6-idiv" 44
 425   (and (eq_attr "type" "div")
 426        (eq_attr "size" "32")
 427        (eq_attr "cpu" "power6"))
 428   "(iu1_power6*44+iu2_power6*44+fpu1_power6*44)\
 429   |(iu1_power6*44+iu2_power6*44+fpu2_power6*44)");
 430
 431 ; The latency for this bypass is yet to be defined
 432 ;(define_bypass ? "power6-idiv"
 433 ;                 "power6-store,\
 434 ;                  power6-store-update,\
 435 ;                  power6-store-update-indexed,\
 436 ;                  power6-fpstore,\
 437 ;                  power6-fpstore-update"
 438 ;  "store_data_bypass_p")
 439
 440 (define_insn_reservation "power6-ldiv" 56
 441   (and (eq_attr "type" "div")
 442        (eq_attr "size" "64")
 443        (eq_attr "cpu" "power6"))
 444   "(iu1_power6*56+iu2_power6*56+fpu1_power6*56)\
 445   |(iu1_power6*56+iu2_power6*56+fpu2_power6*56)");
 446
 447 ; The latency for this bypass is yet to be defined
 448 ;(define_bypass ? "power6-ldiv"
 449 ;                 "power6-store,\
 450 ;                  power6-store-update,\
 451 ;                  power6-store-update-indexed,\
 452 ;                  power6-fpstore,\
 453 ;                  power6-fpstore-update"
 454 ;  "store_data_bypass_p")
 455
 456 (define_insn_reservation "power6-mtjmpr" 2
 457   (and (eq_attr "type" "mtjmpr,mfjmpr")
 458        (eq_attr "cpu" "power6"))
 459   "BX2_power6")
 460
 461 (define_bypass 5 "power6-mtjmpr" "power6-branch")
 462
 463 (define_insn_reservation "power6-branch" 2
 464   (and (eq_attr "type" "jmpreg,branch")
 465        (eq_attr "cpu" "power6"))
 466   "BRU_power6")
 467
 468 (define_bypass 5 "power6-branch" "power6-mtjmpr")
 469
 470 (define_insn_reservation "power6-crlogical" 3
 471   (and (eq_attr "type" "cr_logical")
 472        (eq_attr "cpu" "power6"))
 473   "BRU_power6")
 474
 475 (define_bypass 3 "power6-crlogical" "power6-branch")
 476
 477 (define_insn_reservation "power6-delayedcr" 3
 478   (and (eq_attr "type" "delayed_cr")
 479        (eq_attr "cpu" "power6"))
 480   "BRU_power6")
 481
 482 (define_insn_reservation "power6-mfcr" 6 ; N/A
 483   (and (eq_attr "type" "mfcr")
 484        (eq_attr "cpu" "power6"))
 485   "BX2_power6")
 486
 487 ; mfcrf (1 field)
 488 (define_insn_reservation "power6-mfcrf" 3 ; N/A
 489   (and (eq_attr "type" "mfcrf")
 490        (eq_attr "cpu" "power6"))
 491   "BX2_power6") ;
 492
 493 ; mtcrf (1 field)
 494 (define_insn_reservation "power6-mtcr" 4 ; N/A
 495   (and (eq_attr "type" "mtcr")
 496        (eq_attr "cpu" "power6"))
 497   "BX2_power6")
 498
 499 (define_bypass 9 "power6-mtcr" "power6-branch")
 500
 501 (define_insn_reservation "power6-fp" 6
 502   (and (eq_attr "type" "fp,dmul")
 503        (eq_attr "cpu" "power6"))
 504   "FPU_power6")
 505
 506 ; Any fp instruction that updates a CR has a latency
 507 ; of 6 to a dependent branch
 508 (define_bypass 6 "power6-fp" "power6-branch")
 509
 510 (define_bypass 1 "power6-fp"
 511                  "power6-fpstore,power6-fpstore-update"
 512   "store_data_bypass_p")
 513
 514 (define_insn_reservation "power6-fpcompare" 8
 515   (and (eq_attr "type" "fpcompare")
 516        (eq_attr "cpu" "power6"))
 517   "FPU_power6")
 518
 519 (define_bypass 12 "power6-fpcompare"
 520                   "power6-branch,power6-crlogical")
 521
 522 (define_insn_reservation "power6-sdiv" 26
 523   (and (eq_attr "type" "sdiv")
 524        (eq_attr "cpu" "power6"))
 525   "FPU_power6")
 526
 527 (define_insn_reservation "power6-ddiv" 32
 528   (and (eq_attr "type" "ddiv")
 529        (eq_attr "cpu" "power6"))
 530   "FPU_power6")
 531
 532 (define_insn_reservation "power6-sqrt" 30
 533   (and (eq_attr "type" "ssqrt")
 534        (eq_attr "cpu" "power6"))
 535   "FPU_power6")
 536
 537 (define_insn_reservation "power6-dsqrt" 42
 538   (and (eq_attr "type" "dsqrt")
 539        (eq_attr "cpu" "power6"))
 540   "FPU_power6")
 541
 542 (define_insn_reservation "power6-isync" 2 ; N/A
 543   (and (eq_attr "type" "isync")
 544        (eq_attr "cpu" "power6"))
 545   "FXU_power6")
 546
 547 (define_insn_reservation "power6-vecload" 1
 548   (and (eq_attr "type" "vecload")
 549        (eq_attr "cpu" "power6"))
 550   "LSU_power6")
 551
 552 (define_insn_reservation "power6-vecstore" 1
 553   (and (eq_attr "type" "vecstore")
 554        (eq_attr "cpu" "power6"))
 555   "LSF_power6")
 556
 557 (define_insn_reservation "power6-vecsimple" 3
 558   (and (eq_attr "type" "vecsimple")
 559        (eq_attr "cpu" "power6"))
 560   "FPU_power6")
 561
 562 (define_bypass 6 "power6-vecsimple" "power6-veccomplex,\
 563                                      power6-vecperm")
 564
 565 (define_bypass 5 "power6-vecsimple" "power6-vecfloat")
 566
 567 (define_bypass 4 "power6-vecsimple" "power6-vecstore" )
 568
 569 (define_insn_reservation "power6-veccmp" 1
 570   (and (eq_attr "type" "veccmp")
 571        (eq_attr "cpu" "power6"))
 572   "FPU_power6")
 573
 574 (define_bypass 10 "power6-veccmp" "power6-branch")
 575
 576 (define_insn_reservation "power6-vecfloat" 7
 577   (and (eq_attr "type" "vecfloat")
 578        (eq_attr "cpu" "power6"))
 579   "FPU_power6")
 580
 581 (define_bypass 10 "power6-vecfloat" "power6-vecsimple")
 582
 583 (define_bypass 11 "power6-vecfloat" "power6-veccomplex,\
 584                                      power6-vecperm")
 585
 586 (define_bypass 9 "power6-vecfloat" "power6-vecstore" )
 587
 588 (define_insn_reservation "power6-veccomplex" 7
 589   (and (eq_attr "type" "vecsimple")
 590        (eq_attr "cpu" "power6"))
 591   "FPU_power6")
 592
 593 (define_bypass 10 "power6-veccomplex" "power6-vecsimple,\
 594                                        power6-vecfloat" )
 595
 596 (define_bypass 9 "power6-veccomplex" "power6-vecperm" )
 597
 598 (define_bypass 8 "power6-veccomplex" "power6-vecstore" )
 599
 600 (define_insn_reservation "power6-vecperm" 4
 601   (and (eq_attr "type" "vecperm")
 602        (eq_attr "cpu" "power6"))
 603   "FPU_power6")
 604
 605 (define_bypass 7 "power6-vecperm" "power6-vecsimple,\
 606                                    power6-vecfloat" )
 607
 608 (define_bypass 6 "power6-vecperm" "power6-veccomplex" )
 609
 610 (define_bypass 5 "power6-vecperm" "power6-vecstore" )
 611
 612 (define_insn_reservation "power6-mftgpr" 8
 613   (and (eq_attr "type" "mftgpr")
 614        (eq_attr "cpu" "power6"))
 615   "X2F_power6")
 616
 617 (define_insn_reservation "power6-mffgpr" 14
 618   (and (eq_attr "type" "mffgpr")
 619        (eq_attr "cpu" "power6"))
 620   "LX2_power6")
 621
 622 (define_bypass 4 "power6-mftgpr" "power6-imul,\
 623                                   power6-lmul,\
 624                                   power6-imul-cmp,\
 625                                   power6-lmul-cmp,\
 626                                   power6-imul3,\
 627                                   power6-idiv,\
 628                                   power6-ldiv" )