embedded-5_0-branch/gcc/config/nds32/nds32.opt

   1 ; Options of Andes NDS32 cpu for GNU compiler
   2 ; Copyright (C) 2012-2015 Free Software Foundation, Inc.
   3 ; Contributed by Andes Technology Corporation.
   4 ;
   5 ; This file is part of GCC.
   6 ;
   7 ; GCC is free software; you can redistribute it and/or modify it
   8 ; under the terms of the GNU General Public License as published
   9 ; by the Free Software Foundation; either version 3, or (at your
  10 ; option) any later version.
  11 ;
  12 ; GCC is distributed in the hope that it will be useful, but WITHOUT
  13 ; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14 ; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15 ; License for more details.
  16 ;
  17 ; You should have received a copy of the GNU General Public License
  18 ; along with GCC; see the file COPYING3.  If not see
  19 ; <http://www.gnu.org/licenses/>.
  20
  21 HeaderInclude
  22 config/nds32/nds32-opts.h
  23
  24 mbig-endian
  25 Target Report RejectNegative Negative(mlittle-endian) Mask(BIG_ENDIAN)
  26 Generate code in big-endian mode.
  27
  28 mlittle-endian
  29 Target Report RejectNegative Negative(mbig-endian) InverseMask(BIG_ENDIAN)
  30 Generate code in little-endian mode.
  31
  32 mreduced-regs
  33 Target Report RejectNegative Negative(mfull-regs) Mask(REDUCED_REGS)
  34 Use reduced-set registers for register allocation.
  35
  36 mfull-regs
  37 Target Report RejectNegative Negative(mreduced-regs) InverseMask(REDUCED_REGS)
  38 Use full-set registers for register allocation.
  39
  40 mcmov
  41 Target Report Mask(CMOV)
  42 Generate conditional move instructions.
  43
  44 mperf-ext
  45 Target Report Mask(PERF_EXT)
  46 Generate performance extension instructions.
  47
  48 mv3push
  49 Target Report Mask(V3PUSH)
  50 Generate v3 push25/pop25 instructions.
  51
  52 m16-bit
  53 Target Report Mask(16_BIT)
  54 Generate 16-bit instructions.
  55
  56 misr-vector-size=
  57 Target RejectNegative Joined UInteger Var(nds32_isr_vector_size) Init(NDS32_DEFAULT_ISR_VECTOR_SIZE)
  58 Specify the size of each interrupt vector, which must be 4 or 16.
  59
  60 mcache-block-size=
  61 Target RejectNegative Joined UInteger Var(nds32_cache_block_size) Init(NDS32_DEFAULT_CACHE_BLOCK_SIZE)
  62 Specify the size of each cache block, which must be a power of 2 between 4 and 512.
  63
  64 march=
  65 Target RejectNegative Joined Enum(nds32_arch_type) Var(nds32_arch_option) Init(ARCH_V3)
  66 Specify the name of the target architecture.
  67
  68 Enum
  69 Name(nds32_arch_type) Type(enum nds32_arch_type)
  70 Known arch types (for use with the -march= option):
  71
  72 EnumValue
  73 Enum(nds32_arch_type) String(v2) Value(ARCH_V2)
  74
  75 EnumValue
  76 Enum(nds32_arch_type) String(v3) Value(ARCH_V3)
  77
  78 EnumValue
  79 Enum(nds32_arch_type) String(v3m) Value(ARCH_V3M)
  80
  81 mcmodel=
  82 Target RejectNegative Joined Enum(nds32_cmodel_type) Var(nds32_cmodel_option) Init(CMODEL_MEDIUM)
  83 Specify the address generation strategy for code model.
  84
  85 Enum
  86 Name(nds32_cmodel_type) Type(enum nds32_cmodel_type)
  87 Known cmodel types (for use with the -mcmodel= option):
  88
  89 EnumValue
  90 Enum(nds32_cmodel_type) String(small) Value(CMODEL_SMALL)
  91
  92 EnumValue
  93 Enum(nds32_cmodel_type) String(medium) Value(CMODEL_MEDIUM)
  94
  95 EnumValue
  96 Enum(nds32_cmodel_type) String(large) Value(CMODEL_LARGE)
  97
  98 mctor-dtor
  99 Target Report
 100 Enable constructor/destructor feature.
 101
 102 mrelax
 103 Target Report
 104 Guide linker to relax instructions.