9506 Want support for QLogic QL41000/45000 series devices
[unleashed.git] / usr / src / uts / common / io / qede / qede.conf
blob0a7689c517d9a862ff4bba6ead3fb6c5585bebb7
2 # CDDL HEADER START
4 # The contents of this file are subject to the terms of the
5 # Common Development and Distribution License, v.1,  (the "License").
6 # You may not use this file except in compliance with the License.
8 # You can obtain a copy of the license at usr/src/OPENSOLARIS.LICENSE
9 # or http://opensource.org/licenses/CDDL-1.0.
10 # See the License for the specific language governing permissions
11 # and limitations under the License.
13 # When distributing Covered Code, include this CDDL HEADER in each
14 # file and include the License file at usr/src/OPENSOLARIS.LICENSE.
15 # If applicable, add the following below this CDDL HEADER, with the
16 # fields enclosed by brackets "[]" replaced with your own identifying
17 # information: Portions Copyright [yyyy] [name of copyright owner]
19 # CDDL HEADER END
23 # Copyright 2014-2017 Cavium, Inc. 
24 # The contents of this file are subject to the terms of the Common Development 
25 # and Distribution License, v.1,  (the "License").
27 # You may not use this file except in compliance with the License.
29 # You can obtain a copy of the License at available 
30 # at http://opensource.org/licenses/CDDL-1.0
32 # See the License for the specific language governing permissions and 
33 # limitations under the License.
38 #  checksum - configures checksum offloading capability
39 #           - default is TCP/UDP/IPv4 checksum offload for rx/tx
40 #           - 0 = no checksum offload
41 #           - 1 = IPv4 checksum offload for rx/tx
42 # default_checksum=1;
45 # rx_ring_size-configures the number of RX packet descriptors to allocate per ring
46 #          - valid range is 1024 to 8192
47 #          - default is 8192
48 # default_rx_ring_size=8192;
50 # tx_ring_size-configures the number of RX packet descriptors to allocate per ring
51 #          - valid range is 1024 to 8192
52 #          - default is 8192
53 # default_tx_ring_size=8192;
55 # lso_enable - enable TCP Large Segment Offload (LSO)
56 #            - default enabled
57 #            - 0 = disabled / 1 = enabled
58 # default_lso_enable=1;
59 #qede0_lso_enable=0;
60 #qede1_lso_enable=0;
61 #qede2_lso_enable=0;
62 #qede3_lso_enable=0;
64 # lro_enable - enable TCP Large Receive Offload (LRO)
65 #            - default enabled
66 #            - 0 = disabled / 1 = enabled
67 # default_lro_enable=1;
68 #qede0_lro_enable=0;
69 #qede1_lro_enable=0;
70 #qede2_lro_enable=0;
71 #qede3_lro_enable=0;
73 # num_fp - configures the number of rings to allocate
74 #           - valid values are 1,2,3,4,5,6
75 #           - default is 4 which implies:
76 #               - 4 rings for single function mode
77 #default_num_fp=4;
79 # mtu - hardware MTU size
80 #     - valid values are 1500, 9000 
81 #     - default is 1500
82 # default_mtu=1500;
83 #qede0_mtu=9000;
84 #qede1_mtu=9000;
85 #qede2_mtu=9000;
86 #qede3_mtu=9000;