bitops: fix rol/ror when shift is zero
[qemu/ar7.git] / target-tilegx / 
treecbb70ad8ea7ef26bdd0e3648490d7c2ae8c760c2
drwxr-xr-x   ..
-rw-r--r-- 50 Makefile.objs
-rw-r--r-- 5154 cpu.c
-rw-r--r-- 5730 cpu.h
-rw-r--r-- 4505 helper.c
-rw-r--r-- 1458 helper.h
-rw-r--r-- 35742 opcode_tilegx.h
-rw-r--r-- 3686 simd_helper.c
-rw-r--r-- 8019 spr_def_64.h
-rw-r--r-- 77810 translate.c