target/riscv: Consolidate RV32/64 32-bit instructions
[qemu/ar7.git] / target / riscv / insn_trans / 
tree1e115d27613dde2555380a0b27ce57d0b4dcf0d3
drwxr-xr-x   ..
-rw-r--r-- 3915 trans_privileged.c.inc
-rw-r--r-- 6749 trans_rva.c.inc
-rw-r--r-- 10686 trans_rvd.c.inc
-rw-r--r-- 11585 trans_rvf.c.inc
-rw-r--r-- 7170 trans_rvh.c.inc
-rw-r--r-- 13848 trans_rvi.c.inc
-rw-r--r-- 3239 trans_rvm.c.inc
-rw-r--r-- 108688 trans_rvv.c.inc