target/riscv: Consolidate RV32/64 32-bit instructions
[qemu/ar7.git] / target / openrisc / 
tree00c56761f2efb016a01742a259f1bbcd016d7ec1
drwxr-xr-x   ..
-rw-r--r-- 366 cpu-param.h
-rw-r--r-- 8161 cpu.c
-rw-r--r-- 11570 cpu.h
-rw-r--r-- 9029 disas.c
-rw-r--r-- 1008 exception.c
-rw-r--r-- 968 exception.h
-rw-r--r-- 1568 exception_helper.c
-rw-r--r-- 5698 fpu_helper.c
-rw-r--r-- 2365 gdbstub.c
-rw-r--r-- 2378 helper.h
-rw-r--r-- 8620 insns.decode
-rw-r--r-- 3810 interrupt.c
-rw-r--r-- 1055 interrupt_helper.c
-rw-r--r-- 4716 machine.c
-rw-r--r-- 486 meson.build
-rw-r--r-- 6013 mmu.c
-rw-r--r-- 9716 sys_helper.c
-rw-r--r-- 47434 translate.c