target/riscv: Add the Hypervisor CSRs to CPUState
[qemu/ar7.git] / scripts / qapi / 
tree4b3ea46ecdfb74b0afd3d393cbcb98e1f99484fe
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 8196 commands.py
-rw-r--r-- 5775 common.py
-rw-r--r-- 9712 doc.py
-rw-r--r-- 1123 error.py
-rw-r--r-- 6162 events.py
-rw-r--r-- 12258 expr.py
-rw-r--r-- 8096 gen.py
-rw-r--r-- 8354 introspect.py
-rw-r--r-- 21945 parser.py
-rw-r--r-- 40591 schema.py
-rw-r--r-- 1805 source.py
-rw-r--r-- 8728 types.py
-rw-r--r-- 9715 visit.py