riscv: sifive: Implement a model for SiFive FU540 OTP
[qemu/ar7.git] / include / hw / riscv / 
treec4d1af613c443186f82f484d852892cea2fa385d
drwxr-xr-x   ..
-rw-r--r-- 1407 boot.h
-rw-r--r-- 1231 riscv_hart.h
-rw-r--r-- 1731 riscv_htif.h
-rw-r--r-- 1576 sifive_clint.h
-rw-r--r-- 1055 sifive_cpu.h
-rw-r--r-- 2215 sifive_e.h
-rw-r--r-- 1849 sifive_e_prci.h
-rw-r--r-- 1951 sifive_gpio.h
-rw-r--r-- 2112 sifive_plic.h
-rw-r--r-- 1185 sifive_test.h
-rw-r--r-- 2399 sifive_u.h
-rw-r--r-- 2304 sifive_u_otp.h
-rw-r--r-- 2808 sifive_u_prci.h
-rw-r--r-- 2224 sifive_uart.h
-rw-r--r-- 1358 spike.h
-rw-r--r-- 2180 virt.h