target/riscv: Allow generating hlv/hlvx/hsv instructions
[qemu/ar7.git] / disas / 
treea2930252a5c5397fc480cefbeca403914b0291f2
drwxr-xr-x   ..
-rw-r--r-- 81669 alpha.c
-rw-r--r-- 2838 arm-a64.cc
-rw-r--r-- 157650 arm.c
-rw-r--r-- 81569 cris.c
-rw-r--r-- 102586 hppa.c
-rw-r--r-- 167859 i386.c
drwxr-xr-x - libvixl
-rw-r--r-- 12871 lm32.c
-rw-r--r-- 217111 m68k.c
-rw-r--r-- 1584 meson.build
-rw-r--r-- 59603 microblaze.c
-rw-r--r-- 274283 mips.c
-rw-r--r-- 12242 moxie.c
-rw-r--r-- 720239 nanomips.cpp
-rw-r--r-- 44546 nanomips.h
-rw-r--r-- 135076 nios2.c
-rw-r--r-- 243826 ppc.c
-rw-r--r-- 99045 riscv.c
-rw-r--r-- 101555 s390.c
-rw-r--r-- 84420 sh4.c
-rw-r--r-- 173818 sparc.c
-rw-r--r-- 1853 tci.c
-rw-r--r-- 5162 xtensa.c