target/riscv: vector single-width bit shift instructions
[qemu/ar7.git] / target / riscv / insn_trans / 
tree002a9a734257ad9f6e9203736a4dae1daf674b2b
drwxr-xr-x   ..
-rw-r--r-- 2613 trans_privileged.inc.c
-rw-r--r-- 6515 trans_rva.inc.c
-rw-r--r-- 10442 trans_rvd.inc.c
-rw-r--r-- 10979 trans_rvf.inc.c
-rw-r--r-- 1139 trans_rvh.inc.c
-rw-r--r-- 13618 trans_rvi.inc.c
-rw-r--r-- 3143 trans_rvm.inc.c
-rw-r--r-- 50502 trans_rvv.inc.c