target-tricore: Add instructions of RR opcode format, that have 0xf as the first...
[qemu/ar7.git] / target-tricore / 
tree1a314e8d064467a8a66aeb4d96fc97befd36490d
drwxr-xr-x   ..
-rw-r--r-- 48 Makefile.objs
-rw-r--r-- 2016 cpu-qom.h
-rw-r--r-- 5169 cpu.c
-rw-r--r-- 9080 cpu.h
-rw-r--r-- 4602 csfr.def
-rw-r--r-- 4083 helper.c
-rw-r--r-- 4186 helper.h
-rw-r--r-- 39894 op_helper.c
-rw-r--r-- 151560 translate.c
-rw-r--r-- 1023 tricore-defs.h
-rw-r--r-- 65000 tricore-opcodes.h