target/riscv/kvm: add zicntr reg