target/riscv: deprecate the 'any' CPU type
[qemu/ar7.git] / target / arm / trace-events
blob48cc0512dbe79ca36b31568fe4b2fbe4a320ae58
1 # See docs/devel/tracing.rst for syntax documentation.
3 # helper.c
4 arm_gt_recalc(int timer, uint64_t nexttick) "gt recalc: timer %d next tick 0x%" PRIx64
5 arm_gt_recalc_disabled(int timer) "gt recalc: timer %d timer disabled"
6 arm_gt_cval_write(int timer, uint64_t value) "gt_cval_write: timer %d value 0x%" PRIx64
7 arm_gt_tval_write(int timer, uint64_t value) "gt_tval_write: timer %d value 0x%" PRIx64
8 arm_gt_ctl_write(int timer, uint64_t value) "gt_ctl_write: timer %d value 0x%" PRIx64
9 arm_gt_imask_toggle(int timer) "gt_ctl_write: timer %d IMASK toggle"
10 arm_gt_cntvoff_write(uint64_t value) "gt_cntvoff_write: value 0x%" PRIx64
11 arm_gt_update_irq(int timer, int irqstate) "gt_update_irq: timer %d irqstate %d"
13 # kvm.c
14 kvm_arm_fixup_msi_route(uint64_t iova, uint64_t gpa) "MSI iova = 0x%"PRIx64" is translated into 0x%"PRIx64