target/riscv: Update the Hypervisor trap return/entry
[qemu/ar7.git] / hw / mips / meson.build
blob6ac9dc4cff3609042ea457c3e6e39efeb5964a3a
1 mips_ss = ss.source_set()
2 mips_ss.add(files('addr.c', 'mips_int.c'))
3 mips_ss.add(when: 'CONFIG_FULOONG', if_true: files('fuloong2e.c'))
4 mips_ss.add(when: 'CONFIG_JAZZ', if_true: files('jazz.c'))
5 mips_ss.add(when: 'CONFIG_MALTA', if_true: files('gt64xxx_pci.c', 'malta.c'))
6 mips_ss.add(when: 'CONFIG_MIPSSIM', if_true: files('mipssim.c'))
7 mips_ss.add(when: 'CONFIG_MIPS_BOSTON', if_true: files('boston.c'))
8 mips_ss.add(when: 'CONFIG_MIPS_CPS', if_true: files('cps.c'))
9 mips_ss.add(when: 'CONFIG_R4K', if_true: files('r4k.c'))
11 hw_arch += {'mips': mips_ss}