target/arm: Convert Neon VSHL and VSLI 2-reg-shift insn to decodetree
[qemu/ar7.git] / hw / riscv / Makefile.objs
blob57cc708f5d49686b8426afcf250cb1f603540a47
1 obj-y += boot.o
2 obj-$(CONFIG_SPIKE) += riscv_htif.o
3 obj-$(CONFIG_HART) += riscv_hart.o
4 obj-$(CONFIG_OPENTITAN) += opentitan.o
5 obj-$(CONFIG_SIFIVE_E) += sifive_e.o
6 obj-$(CONFIG_SIFIVE_E) += sifive_e_prci.o
7 obj-$(CONFIG_SIFIVE) += sifive_clint.o
8 obj-$(CONFIG_SIFIVE) += sifive_gpio.o
9 obj-$(CONFIG_SIFIVE) += sifive_plic.o
10 obj-$(CONFIG_SIFIVE) += sifive_test.o
11 obj-$(CONFIG_SIFIVE_U) += sifive_u.o
12 obj-$(CONFIG_SIFIVE_U) += sifive_u_otp.o
13 obj-$(CONFIG_SIFIVE_U) += sifive_u_prci.o
14 obj-$(CONFIG_SIFIVE) += sifive_uart.o
15 obj-$(CONFIG_SPIKE) += spike.o
16 obj-$(CONFIG_RISCV_VIRT) += virt.o