target/riscv/insn_trans/trans_privileged.c.inc

   1 /*
   2  * RISC-V translation routines for the RISC-V privileged instructions.
   3  *
   4  * Copyright (c) 2016-2017 Sagar Karandikar, sagark@eecs.berkeley.edu
   5  * Copyright (c) 2018 Peer Adelt, peer.adelt@hni.uni-paderborn.de
   6  *                    Bastian Koppelmann, kbastian@mail.uni-paderborn.de
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms and conditions of the GNU General Public License,
  10  * version 2 or later, as published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope it will be useful, but WITHOUT
  13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  15  * more details.
  16  *
  17  * You should have received a copy of the GNU General Public License along with
  18  * this program.  If not, see <http://www.gnu.org/licenses/>.
  19  */
  20
  21 static bool trans_ecall(DisasContext *ctx, arg_ecall *a)
  22 {
  23     /* always generates U-level ECALL, fixed in do_interrupt handler */
  24     generate_exception(ctx, RISCV_EXCP_U_ECALL);
  25     return true;
  26 }
  27
  28 static bool trans_ebreak(DisasContext *ctx, arg_ebreak *a)
  29 {
  30     target_ulong    ebreak_addr = ctx->base.pc_next;
  31     target_ulong    pre_addr = ebreak_addr - 4;
  32     target_ulong    post_addr = ebreak_addr + 4;
  33     uint32_t pre    = 0;
  34     uint32_t ebreak = 0;
  35     uint32_t post   = 0;
  36
  37     /*
  38      * The RISC-V semihosting spec specifies the following
  39      * three-instruction sequence to flag a semihosting call:
  40      *
  41      *      slli zero, zero, 0x1f       0x01f01013
  42      *      ebreak                      0x00100073
  43      *      srai zero, zero, 0x7        0x40705013
  44      *
  45      * The two shift operations on the zero register are no-ops, used
  46      * here to signify a semihosting exception, rather than a breakpoint.
  47      *
  48      * Uncompressed instructions are required so that the sequence is easy
  49      * to validate.
  50      *
  51      * The three instructions are required to lie in the same page so
  52      * that no exception will be raised when fetching them.
  53      */
  54
  55     if (semihosting_enabled(ctx->priv == PRV_U) &&
  56         (pre_addr & TARGET_PAGE_MASK) == (post_addr & TARGET_PAGE_MASK)) {
  57         pre    = opcode_at(&ctx->base, pre_addr);
  58         ebreak = opcode_at(&ctx->base, ebreak_addr);
  59         post   = opcode_at(&ctx->base, post_addr);
  60     }
  61
  62     if (pre == 0x01f01013 && ebreak == 0x00100073 && post == 0x40705013) {
  63         generate_exception(ctx, RISCV_EXCP_SEMIHOST);
  64     } else {
  65         tcg_gen_st_tl(tcg_constant_tl(ebreak_addr), tcg_env,
  66                       offsetof(CPURISCVState, badaddr));
  67         generate_exception(ctx, RISCV_EXCP_BREAKPOINT);
  68     }
  69     return true;
  70 }
  71
  72 static bool trans_uret(DisasContext *ctx, arg_uret *a)
  73 {
  74     return false;
  75 }
  76
  77 static bool trans_sret(DisasContext *ctx, arg_sret *a)
  78 {
  79 #ifndef CONFIG_USER_ONLY
  80     if (has_ext(ctx, RVS)) {
  81         decode_save_opc(ctx);
  82         translator_io_start(&ctx->base);
  83         gen_helper_sret(cpu_pc, tcg_env);
  84         exit_tb(ctx); /* no chaining */
  85         ctx->base.is_jmp = DISAS_NORETURN;
  86     } else {
  87         return false;
  88     }
  89     return true;
  90 #else
  91     return false;
  92 #endif
  93 }
  94
  95 static bool trans_mret(DisasContext *ctx, arg_mret *a)
  96 {
  97 #ifndef CONFIG_USER_ONLY
  98     decode_save_opc(ctx);
  99     translator_io_start(&ctx->base);
 100     gen_helper_mret(cpu_pc, tcg_env);
 101     exit_tb(ctx); /* no chaining */
 102     ctx->base.is_jmp = DISAS_NORETURN;
 103     return true;
 104 #else
 105     return false;
 106 #endif
 107 }
 108
 109 static bool trans_wfi(DisasContext *ctx, arg_wfi *a)
 110 {
 111 #ifndef CONFIG_USER_ONLY
 112     decode_save_opc(ctx);
 113     gen_update_pc(ctx, ctx->cur_insn_len);
 114     gen_helper_wfi(tcg_env);
 115     return true;
 116 #else
 117     return false;
 118 #endif
 119 }
 120
 121 static bool trans_sfence_vma(DisasContext *ctx, arg_sfence_vma *a)
 122 {
 123 #ifndef CONFIG_USER_ONLY
 124     decode_save_opc(ctx);
 125     gen_helper_tlb_flush(tcg_env);
 126     return true;
 127 #endif
 128     return false;
 129 }
 130
 131 static bool trans_sfence_vm(DisasContext *ctx, arg_sfence_vm *a)
 132 {
 133     return false;
 134 }