1 -include ..
/..
/..
/config-host.mak
4 CROSS
=xtensa-
$(CORE
)-elf-
7 SIM
= ..
/..
/..
/xtensa-softmmu
/qemu-system-xtensa
8 SIMFLAGS
= -M sim
-cpu
$(CORE
) -nographic
-semihosting
$(EXTFLAGS
) -kernel
12 SIMFLAGS
= --xtensa-core
=DC_B_232L
--exit_with_target_code
$(EXTFLAGS
)
13 SIMDEBUG
= --gdbserve
=0
17 AS
= $(CROSS
)gcc
-x assembler-with-cpp
20 XTENSA_SRC_PATH
= $(SRC_PATH
)/tests
/tcg
/xtensa
21 INCLUDE_DIRS
= $(XTENSA_SRC_PATH
) $(SRC_PATH
)/target-xtensa
/core-
$(CORE
)
22 XTENSA_INC
= $(addprefix -I
,$(INCLUDE_DIRS
))
24 LDFLAGS
= -T
$(XTENSA_SRC_PATH
)/linker.
ld
28 TESTCASES
+= test_b.tst
29 TESTCASES
+= test_bi.tst
30 #TESTCASES += test_boolean.tst
31 TESTCASES
+= test_break.tst
32 TESTCASES
+= test_bz.tst
33 TESTCASES
+= test_cache.tst
34 TESTCASES
+= test_clamps.tst
35 TESTCASES
+= test_extui.tst
36 TESTCASES
+= test_fail.tst
37 TESTCASES
+= test_interrupt.tst
38 TESTCASES
+= test_loop.tst
39 TESTCASES
+= test_mac16.tst
40 TESTCASES
+= test_max.tst
41 TESTCASES
+= test_min.tst
42 TESTCASES
+= test_mmu.tst
43 TESTCASES
+= test_mul16.tst
44 TESTCASES
+= test_mul32.tst
45 TESTCASES
+= test_nsa.tst
47 TESTCASES
+= test_pipeline.tst
49 TESTCASES
+= test_quo.tst
50 TESTCASES
+= test_rem.tst
51 TESTCASES
+= test_rst0.tst
52 TESTCASES
+= test_s32c1i.tst
53 TESTCASES
+= test_sar.tst
54 TESTCASES
+= test_sext.tst
55 TESTCASES
+= test_shift.tst
56 TESTCASES
+= test_sr.tst
57 TESTCASES
+= test_timer.tst
58 TESTCASES
+= test_windowed.tst
62 %.o
: $(XTENSA_SRC_PATH
)/%.c
63 $(CC
) $(XTENSA_INC
) $(CFLAGS
) -c
$< -o
$@
65 %.o
: $(XTENSA_SRC_PATH
)/%.S
66 $(CC
) $(XTENSA_INC
) $(ASFLAGS
) -c
$< -o
$@
68 %.tst
: %.o
$(XTENSA_SRC_PATH
)/macros.inc
$(CRT
) Makefile
69 $(LD
) $(LDFLAGS
) $(NOSTDFLAGS
) $(CRT
) $< -o
$@
73 check: $(addprefix run-
, $(TESTCASES
))
76 $(SIM
) $(SIMFLAGS
) .
/$<
78 run-test_fail.tst
: test_fail.tst
79 ! $(SIM
) $(SIMFLAGS
) .
/$<
82 $(SIM
) $(SIMDEBUG
) $(SIMFLAGS
) .
/$<
84 host-debug-
%.tst
: %.tst
85 gdb
--args
$(SIM
) $(SIMFLAGS
) .
/$<
88 $(RM
) -fr
$(TESTCASES
) $(CRT
)