?  search:
summary | log | graphiclog1 | graphiclog2 | commit | commitdiff | tree | refs | edit | fork
blame | history | raw | HEAD
tests/tcg: target/mips: Amend and rearrange MSA wrappers
[qemu/ar7.git] / tests / tcg / mips / include / wrappers_msa.h
blob1f9c4c2a74b2c6568c88cb4043e80f12968a2b11
1 /*
2 * Header file for wrappers around MSA instructions assembler invocations
3 *
4 * Copyright (C) 2019 Wave Computing, Inc.
5 * Copyright (C) 2019 Aleksandar Markovic <amarkovic@wavecomp.com>
6 *
7 * This program is free software: you can redistribute it and/or modify
8 * it under the terms of the GNU General Public License as published by
9 * the Free Software Foundation, either version 2 of the License, or
10 * (at your option) any later version.
11 *
12 * This program is distributed in the hope that it will be useful,
13 * but WITHOUT ANY WARRANTY; without even the implied warranty of
14 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
15 * GNU General Public License for more details.
16 *
17 * You should have received a copy of the GNU General Public License
18 * along with this program. If not, see <https://www.gnu.org/licenses/>.
19 *
20 */
21
22 #ifndef WRAPPERS_MSA_H
23 #define WRAPPERS_MSA_H
24
25
26 #define DO_MSA__WD__WS(suffix, mnemonic) \
27 static inline void do_msa_##suffix(const void *input, \
28 const void *output) \
29 { \
30 __asm__ volatile ( \
31 "move $t0, %0\n\t" \
32 "ld.d $w11, 0($t0)\n\t" \
33 #mnemonic " $w10, $w11\n\t" \
34 "move $t0, %1\n\t" \
35 "st.d $w10, 0($t0)\n\t" \
36 : \
37 : "r" (input), "r" (output) \
38 : "t0", "memory" \
39 ); \
40 }
41
42 #define DO_MSA__WD__WD(suffix, mnemonic) \
43 static inline void do_msa_##suffix(const void *input, \
44 const void *output) \
45 { \
46 __asm__ volatile ( \
47 "move $t0, %0\n\t" \
48 "ld.d $w11, 0($t0)\n\t" \
49 #mnemonic " $w10, $w10\n\t" \
50 "move $t0, %1\n\t" \
51 "st.d $w10, 0($t0)\n\t" \
52 : \
53 : "r" (input), "r" (output) \
54 : "t0", "memory" \
55 ); \
56 }
57
58
59 #define DO_MSA__WD__WS_WT(suffix, mnemonic) \
60 static inline void do_msa_##suffix(const void *input1, \
61 const void *input2, \
62 const void *output) \
63 { \
64 __asm__ volatile ( \
65 "move $t0, %0\n\t" \
66 "ld.d $w11, 0($t0)\n\t" \
67 "move $t0, %1\n\t" \
68 "ld.d $w12, 0($t0)\n\t" \
69 #mnemonic " $w10, $w11, $w12\n\t" \
70 "move $t0, %2\n\t" \
71 "st.d $w10, 0($t0)\n\t" \
72 : \
73 : "r" (input1), "r" (input2), "r" (output) \
74 : "t0", "memory" \
75 ); \
76 }
77
78 #define DO_MSA__WD__WD_WT(suffix, mnemonic) \
79 static inline void do_msa_##suffix(void *input1, void *input2, \
80 void *output) \
81 { \
82 __asm__ volatile ( \
83 "move $t0, %0\n\t" \
84 "ld.d $w11, 0($t0)\n\t" \
85 "move $t0, %1\n\t" \
86 "ld.d $w12, 0($t0)\n\t" \
87 #mnemonic " $w10, $w10, $w12\n\t" \
88 "move $t0, %2\n\t" \
89 "st.d $w10, 0($t0)\n\t" \
90 : \
91 : "r" (input1), "r" (input2), "r" (output) \
92 : "t0", "memory" \
93 ); \
94 }
95
96 #define DO_MSA__WD__WS_WD(suffix, mnemonic) \
97 static inline void do_msa_##suffix(void *input1, void *input2, \
98 void *output) \
99 { \
100 __asm__ volatile ( \
101 "move $t0, %0\n\t" \
102 "ld.d $w11, 0($t0)\n\t" \
103 "move $t0, %1\n\t" \
104 "ld.d $w12, 0($t0)\n\t" \
105 #mnemonic " $w10, $w11, $w10\n\t" \
106 "move $t0, %2\n\t" \
107 "st.d $w10, 0($t0)\n\t" \
108 : \
109 : "r" (input1), "r" (input2), "r" (output) \
110 : "t0", "memory" \
111 ); \
112 }
113
114
115 /*
116 * Bit Count
117 * ---------
118 */
119
120 DO_MSA__WD__WS(NLOC_B, nloc.b)
121 DO_MSA__WD__WS(NLOC_H, nloc.h)
122 DO_MSA__WD__WS(NLOC_W, nloc.w)
123 DO_MSA__WD__WS(NLOC_D, nloc.d)
124
125 DO_MSA__WD__WS(NLZC_B, nlzc.b)
126 DO_MSA__WD__WS(NLZC_H, nlzc.h)
127 DO_MSA__WD__WS(NLZC_W, nlzc.w)
128 DO_MSA__WD__WS(NLZC_D, nlzc.d)
129
130 DO_MSA__WD__WS(PCNT_B, pcnt.b)
131 DO_MSA__WD__WS(PCNT_H, pcnt.h)
132 DO_MSA__WD__WS(PCNT_W, pcnt.w)
133 DO_MSA__WD__WS(PCNT_D, pcnt.d)
134
135
136 /*
137 * Bit move
138 * --------
139 */
140
141 DO_MSA__WD__WS_WT(BINSL_B, binsl.b)
142 DO_MSA__WD__WS_WT(BINSL_H, binsl.h)
143 DO_MSA__WD__WS_WT(BINSL_W, binsl.w)
144 DO_MSA__WD__WS_WT(BINSL_D, binsl.d)
145
146 DO_MSA__WD__WS_WT(BINSR_B, binsr.b)
147 DO_MSA__WD__WS_WT(BINSR_H, binsr.h)
148 DO_MSA__WD__WS_WT(BINSR_W, binsr.w)
149 DO_MSA__WD__WS_WT(BINSR_D, binsr.d)
150
151 DO_MSA__WD__WS_WT(BMNZ_V, bmnz.v)
152 DO_MSA__WD__WS_WT(BMZ_V, bmz.v)
153 DO_MSA__WD__WS_WT(BSEL_V, bsel.v)
154
155
156 /*
157 * Bit Set
158 * -------
159 */
160
161 DO_MSA__WD__WS_WT(BCLR_B, bclr.b)
162 DO_MSA__WD__WS_WT(BCLR_H, bclr.h)
163 DO_MSA__WD__WS_WT(BCLR_W, bclr.w)
164 DO_MSA__WD__WS_WT(BCLR_D, bclr.d)
165
166 DO_MSA__WD__WS_WT(BSET_B, bset.b)
167 DO_MSA__WD__WS_WT(BSET_H, bset.h)
168 DO_MSA__WD__WS_WT(BSET_W, bset.w)
169 DO_MSA__WD__WS_WT(BSET_D, bset.d)
170
171 DO_MSA__WD__WS_WT(BNEG_B, bneg.b)
172 DO_MSA__WD__WS_WT(BNEG_H, bneg.h)
173 DO_MSA__WD__WS_WT(BNEG_W, bneg.w)
174 DO_MSA__WD__WS_WT(BNEG_D, bneg.d)
175
176
177 /*
178 * Fixed Multiply
179 * --------------
180 */
181
182 DO_MSA__WD__WS_WT(MADD_Q_H, madd_q.h)
183 DO_MSA__WD__WS_WT(MADD_Q_W, madd_q.w)
184
185 DO_MSA__WD__WS_WT(MADDR_Q_H, maddr_q.h)
186 DO_MSA__WD__WS_WT(MADDR_Q_W, maddr_q.w)
187
188 DO_MSA__WD__WS_WT(MSUB_Q_H, msub_q.h)
189 DO_MSA__WD__WS_WT(MSUB_Q_W, msub_q.w)
190
191 DO_MSA__WD__WS_WT(MSUBR_Q_H, msubr_q.h)
192 DO_MSA__WD__WS_WT(MSUBR_Q_W, msubr_q.w)
193
194 DO_MSA__WD__WS_WT(MUL_Q_H, mul_q.h)
195 DO_MSA__WD__WS_WT(MUL_Q_W, mul_q.w)
196
197 DO_MSA__WD__WS_WT(MULR_Q_H, mulr_q.h)
198 DO_MSA__WD__WS_WT(MULR_Q_W, mulr_q.w)
199
200
201 /*
202 * Float Max Min
203 * -------------
204 */
205
206 DO_MSA__WD__WS_WT(FMAX_W, fmax.w)
207 DO_MSA__WD__WS_WT(FMAX_D, fmax.d)
208
209 DO_MSA__WD__WS_WT(FMAX_A_W, fmax_a.w)
210 DO_MSA__WD__WS_WT(FMAX_A_D, fmax_a.d)
211
212 DO_MSA__WD__WS_WT(FMIN_W, fmin.w)
213 DO_MSA__WD__WS_WT(FMIN_D, fmin.d)
214
215 DO_MSA__WD__WS_WT(FMIN_A_W, fmin_a.w)
216 DO_MSA__WD__WS_WT(FMIN_A_D, fmin_a.d)
217
218
219 /*
220 * Int Add
221 * -------
222 */
223
224 DO_MSA__WD__WS_WT(ADD_A_B, add_a.b)
225 DO_MSA__WD__WS_WT(ADD_A_H, add_a.h)
226 DO_MSA__WD__WS_WT(ADD_A_W, add_a.w)
227 DO_MSA__WD__WS_WT(ADD_A_D, add_a.d)
228
229 DO_MSA__WD__WS_WT(ADDS_A_B, adds_a.b)
230 DO_MSA__WD__WS_WT(ADDS_A_H, adds_a.h)
231 DO_MSA__WD__WS_WT(ADDS_A_W, adds_a.w)
232 DO_MSA__WD__WS_WT(ADDS_A_D, adds_a.d)
233
234 DO_MSA__WD__WS_WT(ADDS_S_B, adds_s.b)
235 DO_MSA__WD__WS_WT(ADDS_S_H, adds_s.h)
236 DO_MSA__WD__WS_WT(ADDS_S_W, adds_s.w)
237 DO_MSA__WD__WS_WT(ADDS_S_D, adds_s.d)
238
239 DO_MSA__WD__WS_WT(ADDS_U_B, adds_u.b)
240 DO_MSA__WD__WS_WT(ADDS_U_H, adds_u.h)
241 DO_MSA__WD__WS_WT(ADDS_U_W, adds_u.w)
242 DO_MSA__WD__WS_WT(ADDS_U_D, adds_u.d)
243
244 DO_MSA__WD__WS_WT(ADDV_B, addv.b)
245 DO_MSA__WD__WS_WT(ADDV_H, addv.h)
246 DO_MSA__WD__WS_WT(ADDV_W, addv.w)
247 DO_MSA__WD__WS_WT(ADDV_D, addv.d)
248
249 DO_MSA__WD__WS_WT(HADD_S_H, hadd_s.h)
250 DO_MSA__WD__WS_WT(HADD_S_W, hadd_s.w)
251 DO_MSA__WD__WS_WT(HADD_S_D, hadd_s.d)
252
253 DO_MSA__WD__WS_WT(HADD_U_H, hadd_u.h)
254 DO_MSA__WD__WS_WT(HADD_U_W, hadd_u.w)
255 DO_MSA__WD__WS_WT(HADD_U_D, hadd_u.d)
256
257
258 /*
259 * Int Average
260 * -----------
261 */
262
263 DO_MSA__WD__WS_WT(AVE_S_B, ave_s.b)
264 DO_MSA__WD__WS_WT(AVE_S_H, ave_s.h)
265 DO_MSA__WD__WS_WT(AVE_S_W, ave_s.w)
266 DO_MSA__WD__WS_WT(AVE_S_D, ave_s.d)
267
268 DO_MSA__WD__WS_WT(AVE_U_B, ave_u.b)
269 DO_MSA__WD__WS_WT(AVE_U_H, ave_u.h)
270 DO_MSA__WD__WS_WT(AVE_U_W, ave_u.w)
271 DO_MSA__WD__WS_WT(AVE_U_D, ave_u.d)
272
273 DO_MSA__WD__WS_WT(AVER_S_B, aver_s.b)
274 DO_MSA__WD__WS_WT(AVER_S_H, aver_s.h)
275 DO_MSA__WD__WS_WT(AVER_S_W, aver_s.w)
276 DO_MSA__WD__WS_WT(AVER_S_D, aver_s.d)
277
278 DO_MSA__WD__WS_WT(AVER_U_B, aver_u.b)
279 DO_MSA__WD__WS_WT(AVER_U_H, aver_u.h)
280 DO_MSA__WD__WS_WT(AVER_U_W, aver_u.w)
281 DO_MSA__WD__WS_WT(AVER_U_D, aver_u.d)
282
283
284 /*
285 * Int Compare
286 * -----------
287 */
288
289 DO_MSA__WD__WS_WT(CEQ_B, ceq.b)
290 DO_MSA__WD__WS_WT(CEQ_H, ceq.h)
291 DO_MSA__WD__WS_WT(CEQ_W, ceq.w)
292 DO_MSA__WD__WS_WT(CEQ_D, ceq.d)
293
294 DO_MSA__WD__WS_WT(CLE_S_B, cle_s.b)
295 DO_MSA__WD__WS_WT(CLE_S_H, cle_s.h)
296 DO_MSA__WD__WS_WT(CLE_S_W, cle_s.w)
297 DO_MSA__WD__WS_WT(CLE_S_D, cle_s.d)
298
299 DO_MSA__WD__WS_WT(CLE_U_B, cle_u.b)
300 DO_MSA__WD__WS_WT(CLE_U_H, cle_u.h)
301 DO_MSA__WD__WS_WT(CLE_U_W, cle_u.w)
302 DO_MSA__WD__WS_WT(CLE_U_D, cle_u.d)
303
304 DO_MSA__WD__WS_WT(CLT_S_B, clt_s.b)
305 DO_MSA__WD__WS_WT(CLT_S_H, clt_s.h)
306 DO_MSA__WD__WS_WT(CLT_S_W, clt_s.w)
307 DO_MSA__WD__WS_WT(CLT_S_D, clt_s.d)
308
309 DO_MSA__WD__WS_WT(CLT_U_B, clt_u.b)
310 DO_MSA__WD__WS_WT(CLT_U_H, clt_u.h)
311 DO_MSA__WD__WS_WT(CLT_U_W, clt_u.w)
312 DO_MSA__WD__WS_WT(CLT_U_D, clt_u.d)
313
314
315 /*
316 * Int Divide
317 * ----------
318 */
319
320 DO_MSA__WD__WS_WT(DIV_S_B, div_s.b)
321 DO_MSA__WD__WS_WT(DIV_S_H, div_s.h)
322 DO_MSA__WD__WS_WT(DIV_S_W, div_s.w)
323 DO_MSA__WD__WS_WT(DIV_S_D, div_s.d)
324
325 DO_MSA__WD__WS_WT(DIV_U_B, div_u.b)
326 DO_MSA__WD__WS_WT(DIV_U_H, div_u.h)
327 DO_MSA__WD__WS_WT(DIV_U_W, div_u.w)
328 DO_MSA__WD__WS_WT(DIV_U_D, div_u.d)
329
330
331 /*
332 * Int Dot Product
333 * ---------------
334 */
335
336 DO_MSA__WD__WS_WT(DOTP_S_H, dotp_s.h)
337 DO_MSA__WD__WS_WT(DOTP_S_W, dotp_s.w)
338 DO_MSA__WD__WS_WT(DOTP_S_D, dotp_s.d)
339
340 DO_MSA__WD__WS_WT(DOTP_U_H, dotp_u.h)
341 DO_MSA__WD__WS_WT(DOTP_U_W, dotp_u.w)
342 DO_MSA__WD__WS_WT(DOTP_U_D, dotp_u.d)
343
344
345 /*
346 * Int Max Min
347 * -----------
348 */
349
350 DO_MSA__WD__WS_WT(MAX_A_B, max_a.b)
351 DO_MSA__WD__WS_WT(MAX_A_H, max_a.h)
352 DO_MSA__WD__WS_WT(MAX_A_W, max_a.w)
353 DO_MSA__WD__WS_WT(MAX_A_D, max_a.d)
354
355 DO_MSA__WD__WS_WT(MAX_S_B, max_s.b)
356 DO_MSA__WD__WS_WT(MAX_S_H, max_s.h)
357 DO_MSA__WD__WS_WT(MAX_S_W, max_s.w)
358 DO_MSA__WD__WS_WT(MAX_S_D, max_s.d)
359
360 DO_MSA__WD__WS_WT(MAX_U_B, max_u.b)
361 DO_MSA__WD__WS_WT(MAX_U_H, max_u.h)
362 DO_MSA__WD__WS_WT(MAX_U_W, max_u.w)
363 DO_MSA__WD__WS_WT(MAX_U_D, max_u.d)
364
365 DO_MSA__WD__WS_WT(MIN_A_B, min_a.b)
366 DO_MSA__WD__WS_WT(MIN_A_H, min_a.h)
367 DO_MSA__WD__WS_WT(MIN_A_W, min_a.w)
368 DO_MSA__WD__WS_WT(MIN_A_D, min_a.d)
369
370 DO_MSA__WD__WS_WT(MIN_S_B, min_s.b)
371 DO_MSA__WD__WS_WT(MIN_S_H, min_s.h)
372 DO_MSA__WD__WS_WT(MIN_S_W, min_s.w)
373 DO_MSA__WD__WS_WT(MIN_S_D, min_s.d)
374
375 DO_MSA__WD__WS_WT(MIN_U_B, min_u.b)
376 DO_MSA__WD__WS_WT(MIN_U_H, min_u.h)
377 DO_MSA__WD__WS_WT(MIN_U_W, min_u.w)
378 DO_MSA__WD__WS_WT(MIN_U_D, min_u.d)
379
380
381 /*
382 * Int Modulo
383 * ----------
384 */
385
386 DO_MSA__WD__WS_WT(MOD_S_B, mod_s.b)
387 DO_MSA__WD__WS_WT(MOD_S_H, mod_s.h)
388 DO_MSA__WD__WS_WT(MOD_S_W, mod_s.w)
389 DO_MSA__WD__WS_WT(MOD_S_D, mod_s.d)
390
391 DO_MSA__WD__WS_WT(MOD_U_B, mod_u.b)
392 DO_MSA__WD__WS_WT(MOD_U_H, mod_u.h)
393 DO_MSA__WD__WS_WT(MOD_U_W, mod_u.w)
394 DO_MSA__WD__WS_WT(MOD_U_D, mod_u.d)
395
396
397 /*
398 * Int Multiply
399 * ------------
400 */
401
402 DO_MSA__WD__WS_WT(MADDV_B, maddv.b)
403 DO_MSA__WD__WS_WT(MADDV_H, maddv.h)
404 DO_MSA__WD__WS_WT(MADDV_W, maddv.w)
405 DO_MSA__WD__WS_WT(MADDV_D, maddv.d)
406
407 DO_MSA__WD__WS_WT(MSUBV_B, msubv.b)
408 DO_MSA__WD__WS_WT(MSUBV_H, msubv.h)
409 DO_MSA__WD__WS_WT(MSUBV_W, msubv.w)
410 DO_MSA__WD__WS_WT(MSUBV_D, msubv.d)
411
412 DO_MSA__WD__WS_WT(MULV_B, mulv.b)
413 DO_MSA__WD__WS_WT(MULV_H, mulv.h)
414 DO_MSA__WD__WS_WT(MULV_W, mulv.w)
415 DO_MSA__WD__WS_WT(MULV_D, mulv.d)
416
417
418 /*
419 * Int Subtract
420 * ------------
421 */
422
423 DO_MSA__WD__WS_WT(ASUB_S_B, asub_s.b)
424 DO_MSA__WD__WS_WT(ASUB_S_H, asub_s.h)
425 DO_MSA__WD__WS_WT(ASUB_S_W, asub_s.w)
426 DO_MSA__WD__WS_WT(ASUB_S_D, asub_s.d)
427
428 DO_MSA__WD__WS_WT(ASUB_U_B, asub_u.b)
429 DO_MSA__WD__WS_WT(ASUB_U_H, asub_u.h)
430 DO_MSA__WD__WS_WT(ASUB_U_W, asub_u.w)
431 DO_MSA__WD__WS_WT(ASUB_U_D, asub_u.d)
432
433 DO_MSA__WD__WS_WT(HSUB_S_H, hsub_s.h)
434 DO_MSA__WD__WS_WT(HSUB_S_W, hsub_s.w)
435 DO_MSA__WD__WS_WT(HSUB_S_D, hsub_s.d)
436
437 DO_MSA__WD__WS_WT(HSUB_U_H, hsub_u.h)
438 DO_MSA__WD__WS_WT(HSUB_U_W, hsub_u.w)
439 DO_MSA__WD__WS_WT(HSUB_U_D, hsub_u.d)
440
441 DO_MSA__WD__WS_WT(SUBS_S_B, subs_s.b)
442 DO_MSA__WD__WS_WT(SUBS_S_H, subs_s.h)
443 DO_MSA__WD__WS_WT(SUBS_S_W, subs_s.w)
444 DO_MSA__WD__WS_WT(SUBS_S_D, subs_s.d)
445
446 DO_MSA__WD__WS_WT(SUBS_U_B, subs_u.b)
447 DO_MSA__WD__WS_WT(SUBS_U_H, subs_u.h)
448 DO_MSA__WD__WS_WT(SUBS_U_W, subs_u.w)
449 DO_MSA__WD__WS_WT(SUBS_U_D, subs_u.d)
450
451 DO_MSA__WD__WS_WT(SUBSUS_U_B, subsus_u.b)
452 DO_MSA__WD__WS_WT(SUBSUS_U_H, subsus_u.h)
453 DO_MSA__WD__WS_WT(SUBSUS_U_W, subsus_u.w)
454 DO_MSA__WD__WS_WT(SUBSUS_U_D, subsus_u.d)
455
456 DO_MSA__WD__WS_WT(SUBSUU_S_B, subsuu_s.b)
457 DO_MSA__WD__WS_WT(SUBSUU_S_H, subsuu_s.h)
458 DO_MSA__WD__WS_WT(SUBSUU_S_W, subsuu_s.w)
459 DO_MSA__WD__WS_WT(SUBSUU_S_D, subsuu_s.d)
460
461 DO_MSA__WD__WS_WT(SUBV_B, subv.b)
462 DO_MSA__WD__WS_WT(SUBV_H, subv.h)
463 DO_MSA__WD__WS_WT(SUBV_W, subv.w)
464 DO_MSA__WD__WS_WT(SUBV_D, subv.d)
465
466
467 /*
468 * Interleave
469 * ----------
470 */
471
472 DO_MSA__WD__WS_WT(ILVEV_B, ilvev.b)
473 DO_MSA__WD__WS_WT(ILVEV_H, ilvev.h)
474 DO_MSA__WD__WS_WT(ILVEV_W, ilvev.w)
475 DO_MSA__WD__WS_WT(ILVEV_D, ilvev.d)
476
477 DO_MSA__WD__WS_WT(ILVOD_B, ilvod.b)
478 DO_MSA__WD__WS_WT(ILVOD_H, ilvod.h)
479 DO_MSA__WD__WS_WT(ILVOD_W, ilvod.w)
480 DO_MSA__WD__WS_WT(ILVOD_D, ilvod.d)
481
482 DO_MSA__WD__WS_WT(ILVL_B, ilvl.b)
483 DO_MSA__WD__WS_WT(ILVL_H, ilvl.h)
484 DO_MSA__WD__WS_WT(ILVL_W, ilvl.w)
485 DO_MSA__WD__WS_WT(ILVL_D, ilvl.d)
486
487 DO_MSA__WD__WS_WT(ILVR_B, ilvr.b)
488 DO_MSA__WD__WS_WT(ILVR_H, ilvr.h)
489 DO_MSA__WD__WS_WT(ILVR_W, ilvr.w)
490 DO_MSA__WD__WS_WT(ILVR_D, ilvr.d)
491
492
493 /*
494 * Logic
495 * -----
496 */
497
498 DO_MSA__WD__WS_WT(AND_V, and.v)
499 DO_MSA__WD__WS_WT(NOR_V, nor.v)
500 DO_MSA__WD__WS_WT(OR_V, or.v)
501 DO_MSA__WD__WS_WT(XOR_V, xor.v)
502
503
504 /*
505 * Pack
506 * ----
507 */
508
509 DO_MSA__WD__WS_WT(PCKEV_B, pckev.b)
510 DO_MSA__WD__WS_WT(PCKEV_H, pckev.h)
511 DO_MSA__WD__WS_WT(PCKEV_W, pckev.w)
512 DO_MSA__WD__WS_WT(PCKEV_D, pckev.d)
513
514 DO_MSA__WD__WS_WT(PCKOD_B, pckod.b)
515 DO_MSA__WD__WS_WT(PCKOD_H, pckod.h)
516 DO_MSA__WD__WS_WT(PCKOD_W, pckod.w)
517 DO_MSA__WD__WS_WT(PCKOD_D, pckod.d)
518
519 DO_MSA__WD__WS_WT(VSHF_B, vshf.b)
520 DO_MSA__WD__WS_WT(VSHF_H, vshf.h)
521 DO_MSA__WD__WS_WT(VSHF_W, vshf.w)
522 DO_MSA__WD__WS_WT(VSHF_D, vshf.d)
523
524
525 /*
526 * Shift
527 * -----
528 */
529
530 DO_MSA__WD__WS_WT(SLL_B, sll.b)
531 DO_MSA__WD__WS_WT(SLL_H, sll.h)
532 DO_MSA__WD__WS_WT(SLL_W, sll.w)
533 DO_MSA__WD__WS_WT(SLL_D, sll.d)
534
535 DO_MSA__WD__WS_WT(SRA_B, sra.b)
536 DO_MSA__WD__WS_WT(SRA_H, sra.h)
537 DO_MSA__WD__WS_WT(SRA_W, sra.w)
538 DO_MSA__WD__WS_WT(SRA_D, sra.d)
539
540 DO_MSA__WD__WS_WT(SRAR_B, srar.b)
541 DO_MSA__WD__WS_WT(SRAR_H, srar.h)
542 DO_MSA__WD__WS_WT(SRAR_W, srar.w)
543 DO_MSA__WD__WS_WT(SRAR_D, srar.d)
544
545 DO_MSA__WD__WS_WT(SRL_B, srl.b)
546 DO_MSA__WD__WS_WT(SRL_H, srl.h)
547 DO_MSA__WD__WS_WT(SRL_W, srl.w)
548 DO_MSA__WD__WS_WT(SRL_D, srl.d)
549
550 DO_MSA__WD__WS_WT(SRLR_B, srlr.b)
551 DO_MSA__WD__WS_WT(SRLR_H, srlr.h)
552 DO_MSA__WD__WS_WT(SRLR_W, srlr.w)
553 DO_MSA__WD__WS_WT(SRLR_D, srlr.d)
554
555
556 #endif
AR7 emulation for QEMU