aspeed/smc: Fix MemoryRegionOps definition
[qemu/ar7.git] / target / riscv / insn16-64.decode
blob672e1e916f6bd213949642819141fa20bd2870a7
2 # RISC-V translation routines for the RVXI Base Integer Instruction Set.
4 # Copyright (c) 2018 Peer Adelt, peer.adelt@hni.uni-paderborn.de
5 #                    Bastian Koppelmann, kbastian@mail.uni-paderborn.de
7 # This program is free software; you can redistribute it and/or modify it
8 # under the terms and conditions of the GNU General Public License,
9 # version 2 or later, as published by the Free Software Foundation.
11 # This program is distributed in the hope it will be useful, but WITHOUT
12 # ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
13 # FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
14 # more details.
16 # You should have received a copy of the GNU General Public License along with
17 # this program.  If not, see <http://www.gnu.org/licenses/>.
19 # *** RV64C Standard Extension (Quadrant 0) ***
20 ld                011  ... ... .. ... 00 @cl_d
21 sd                111  ... ... .. ... 00 @cs_d
23 # *** RV64C Standard Extension (Quadrant 1) ***
25   illegal         001 -  00000  ----- 01 # c.addiw, RES rd=0
26   addiw           001 .  .....  ..... 01 @ci
28 subw              100 1 11 ... 00 ... 01 @cs_2
29 addw              100 1 11 ... 01 ... 01 @cs_2
31 # *** RV64C Standard Extension (Quadrant 2) ***
33   illegal         011 -  00000  ----- 10 # c.ldsp, RES rd=0
34   ld              011 .  .....  ..... 10 @c_ldsp
36 sd                111 .  .....  ..... 10 @c_sdsp