target/riscv: rvv-1.0: add sstatus VS field
[qemu.git] / tcg / 
tree4f62656d17b75d0adbbaca75d64d69c02c5d5cde
drwxr-xr-x   ..
-rw-r--r-- 23904 README
drwxr-xr-x - aarch64
drwxr-xr-x - arm
drwxr-xr-x - i386
-rw-r--r-- 448 meson.build
drwxr-xr-x - mips
-rw-r--r-- 58063 optimize.c
drwxr-xr-x - ppc
-rw-r--r-- 26332 region.c
drwxr-xr-x - riscv
drwxr-xr-x - s390x
drwxr-xr-x - sparc
-rw-r--r-- 1437 tcg-common.c
-rw-r--r-- 2108 tcg-internal.h
-rw-r--r-- 3011 tcg-ldst.c.inc
-rw-r--r-- 116997 tcg-op-gvec.c
-rw-r--r-- 24244 tcg-op-vec.c
-rw-r--r-- 105321 tcg-op.c
-rw-r--r-- 5387 tcg-pool.c.inc
-rw-r--r-- 150288 tcg.c
-rw-r--r-- 42930 tci.c
drwxr-xr-x - tci