target-arm: Set correct syndrome for faults on MSR DAIF*, imm
[qemu.git] / target-i386 / TODO
bloba8d69cf87f2c37f0663e6c2557340527220b5970
1 Correctness issues:
3 - some eflags manipulation incorrectly reset the bit 0x2.
4 - SVM: test, cpu save/restore, SMM save/restore. 
5 - x86_64: lcall/ljmp intel/amd differences ?
6 - better code fetch (different exception handling + CS.limit support)
7 - user/kernel PUSHL/POPL in helper.c
8 - add missing cpuid tests
9 - return UD exception if LOCK prefix incorrectly used
10 - test ldt limit < 7 ?
11 - fix some 16 bit sp push/pop overflow (pusha/popa, lcall lret)
12 - full support of segment limit/rights 
13 - full x87 exception support
14 - improve x87 bit exactness (use bochs code ?)
15 - DRx register support
16 - CR0.AC emulation
17 - SSE alignment checks
19 Optimizations/Features:
21 - add SVM nested paging support
22 - add VMX support
23 - add AVX support
24 - add SSE5 support
25 - fxsave/fxrstor AMD extensions
26 - improve monitor/mwait support
27 - faster EFLAGS update: consider SZAP, C, O can be updated separately
28   with a bit field in CC_OP and more state variables.
29 - evaluate x87 stack pointer statically
30 - find a way to avoid translating several time the same TB if CR0.TS
31   is set or not.