cfg: allow stm32discovery parameter override
[openocd/jflash.git] / tcl / board / mcb1700.cfg
blob5f3e9e91534d755713e59f3dd5802a0cda4dc754
1 # Keil MCB1700 PCB with 1768
2
3 # Reset init script sets it to 100MHz
4 set CCLK 100000
6 source [find target/lpc1768.cfg] 
8 global MCB1700_CCLK
9 set MCB1700_CCLK $CCLK
11 $_TARGETNAME configure -event reset-start {
12         # Start *real slow* as we do not know the
13     # state the boot rom left the clock in
14         adapter_khz 10
17 # Set up 100MHz clock to CPU
18 $_TARGETNAME configure -event reset-init {
19     # PLL0CON: Disable PLL
20         mww 0x400FC080 0x00000000
21     # PLLFEED
22         mww 0x400FC08C 0x000000AA
23     # PLLFEED
24         mww 0x400FC08C 0x00000055
26     # CCLK=PLL/4 (=100 MHz)
27         mww 0x400FC104 0x00000003
28     # CLKSRCSEL: Clock source = internal RC oscillator
29         mww 0x400FC10C 0x00000000
31     # PLL0CFG: M=50,N=1 -> PLL=400 MHz
32         mww 0x400FC084 0x00000031
33     # PLLFEED
34         mww 0x400FC08C 0x000000AA
35     # PLLFEED
36         mww 0x400FC08C 0x00000055
38         # PLL0CON: Enable PLL
39         mww 0x400FC080 0x00000001
40     # PLLFEED
41         mww 0x400FC08C 0x000000AA
42     # PLLFEED
43         mww 0x400FC08C 0x00000055
45         sleep 50
47     # PLL0CON: Connect PLL
48         mww 0x400FC080 0x00000003
49     # PLLFEED
50         mww 0x400FC08C 0x000000AA
51     # PLLFEED
52         mww 0x400FC08C 0x00000055
54         # Dividing CPU clock by 8 should be pretty conservative
55         #
56         # 
57         global MCB1700_CCLK
58         adapter_khz [expr $MCB1700_CCLK / 8]
60         # Do not remap 0x0000-0x0020 to anything but the flash (i.e. select
61         # "User Flash Mode" where interrupt vectors are _not_ remapped,
62         # and reside in flash instead).
63         #
64         # See Table 612. Memory Mapping Control register (MEMMAP - 0x400F C040) bit description
65         # Bit Symbol Value Description Reset
66         # value
67         # 0 MAP Memory map control. 0
68         # 0 Boot mode. A portion of the Boot ROM is mapped to address 0.
69         # 1 User mode. The on-chip Flash memory is mapped to address 0.
70         # 31:1 - Reserved. The value read from a reserved bit is not defined. NA
71         #
72         # http://ics.nxp.com/support/documents/microcontrollers/?scope=LPC1768&type=user
74         mww 0x400FC040 0x01