cortex a8: only physical read/write's are available when target is running
[openocd/cortex.git] / tcl / target / lpc2378.cfg
blob65b554c728cbe96ca042d0f6d2a2efb3e236abc9
1 # NXP LPC2378 ARM7TDMI-S with 512kB Flash and 32kB Local On-Chip SRAM (58kB total), clocked with 4MHz internal RC oscillator
3 if { [info exists CHIPNAME] } {
4         set  _CHIPNAME $CHIPNAME
5 } else {
6         set  _CHIPNAME lpc2378
9 if { [info exists CPUTAPID ] } {
10         set _CPUTAPID $CPUTAPID
11 } else {
12         set _CPUTAPID 0x4f1f0f0f
15 #delays on reset lines
16 adapter_nsrst_delay 200
17 jtag_ntrst_delay 200
19 # LPC2000 -> SRST causes TRST
20 reset_config trst_and_srst srst_pulls_trst
22 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPUTAPID
24 set _TARGETNAME $_CHIPNAME.cpu
25 target create $_TARGETNAME arm7tdmi -chain-position $_TARGETNAME
27 # LPC2378 has 32kB of SRAM on its main system bus (so-called Local On-Chip SRAM)
28 $_TARGETNAME configure -work-area-phys 0x40000000 -work-area-size 0x8000 -work-area-backup 0
30 $_TARGETNAME configure -event reset-init {
31         # Force target into ARM state
32         arm core_state arm
33         #do not remap 0x0000-0x0020 to anything but the flash
34         mwb 0xE01FC040 0x01
37 # LPC2378 has 512kB of FLASH, but upper 8kB are occupied by bootloader.
38 # After reset the chip uses its internal 4MHz RC oscillator
39 # flash bank <name> lpc2000 <base> <size> 0 0 <target#> <variant> <clock> [calc checksum]
40 set _FLASHNAME $_CHIPNAME.flash
41 flash bank $_FLASHNAME lpc2000 0x0 0x0007D000 0 0 $_TARGETNAME lpc2000_v2 4000 calc_checksum
43 # 4MHz / 6 = 666kHz, so use 500
44 adapter_khz 500