Removed unused interface_jtag_set_end_state and wrote down some notes on TCP/IP clien...
[openocd.git] / tcl / board / digi_connectcore_wi-9c.cfg
blob58f12a6870305143c5aa4be939d8027fc13e210b
1 ######################################
2 # Target: DIGI ConnectCore Wi-9C
3 ######################################
5 reset_config trst_and_srst
7 if { [info exists CHIPNAME] } {
8    set  _CHIPNAME $CHIPNAME
9 } else {
10    set  _CHIPNAME ns9360
13 if { [info exists ENDIAN] } {
14    set  _ENDIAN $ENDIAN
15 } else {
16   # This config file was defaulting to big endian..
17    set  _ENDIAN big
21 # What's a good fallback frequency for this board if RCLK is
22 # not available??
23 jtag_rclk 1000
26 if { [info exists CPUTAPID ] } {
27    set _CPUTAPID $CPUTAPID
28 } else {
29    set _CPUTAPID 0x07926031
32 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]
33 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPUTAPID
35 jtag_nsrst_delay 200
36 jtag_ntrst_delay 0
39 ######################
40 # Target configuration
41 ######################
43 target create $_TARGETNAME arm926ejs -endian $_ENDIAN -chain-position $_TARGETNAME -variant arm926ejs
45 $_TARGETNAME configure -event reset-init {
46         mww 0x90600104 0x33313333
47         mww 0xA0700000 0x00000001  # Enable the memory controller.
48         mww 0xA0700024 0x00000006  # Set the refresh counter 6
49         mww 0xA0700028 0x00000001  #
50         mww 0xA0700030 0x00000001  # Set the precharge period
51         mww 0xA0700034 0x00000004  # Active to precharge command period is 16 clock cycles
52         mww 0xA070003C 0x00000001  # tAPR
53         mww 0xA0700040 0x00000005  # tDAL
54         mww 0xA0700044 0x00000001  # tWR
55         mww 0xA0700048 0x00000006  # tRC 32 clock cycles
56         mww 0xA070004C 0x00000006  # tRFC 32 clock cycles
57         mww 0xA0700054 0x00000001  # tRRD
58         mww 0xA0700058 0x00000001  # tMRD
59         mww 0xA0700100 0x00004280  # Dynamic Config 0 (cs4)
60         mww 0xA0700120 0x00004280  # Dynamic Config 1 (cs5)
61         mww 0xA0700140 0x00004280  # Dynamic Config 2 (cs6)
62         mww 0xA0700160 0x00004280  # Dynamic Config 3 (cs7)
63         #
64         mww 0xA0700104 0x00000203  # CAS latency is 2 at 100 MHz
65         mww 0xA0700124 0x00000203  # CAS latency is 2 at 100 MHz
66         mww 0xA0700144 0x00000203  # CAS latency is 2 at 100 MHz
67         mww 0xA0700164 0x00000203  # CAS latency is 2 at 100 MHz
68         #
69         mww 0xA0700020 0x00000103  # issue SDRAM PALL command
70         #
71         mww 0xA0700024 0x00000001  # Set the refresh counter to be as small as possible
72         #
73         # Add some dummy writes to give the SDRAM time to settle, it needs two
74         # AHB clock cycles, here we poke in the debugger flag, this lets
75         # the software know that we are in the debugger
76         mww 0xA0900000 0x00000002
77         mww 0xA0900000 0x00000002
78         mww 0xA0900000 0x00000002
79         mww 0xA0900000 0x00000002
80         mww 0xA0900000 0x00000002
81         #
82         mdw 0xA0900000
83         mdw 0xA0900000
84         mdw 0xA0900000
85         mdw 0xA0900000
86         mdw 0xA0900000
87         #
88         mww 0xA0700024 0x00000030 # Set the refresh counter to 30
89         mww 0xA0700020 0x00000083 # Issue SDRAM MODE command
90         #
91         # Next we perform a read of RAM.
92         # mw = move word.
93         mdw 0x00022000
94         # mw 0x00022000:P, r3  # 22000 for cas2 latency, 32000 for cas 3
95         #
96         mww 0xA0700020 0x00000003   # issue SDRAM NORMAL command
97         mww 0xA0700100 0x00084280   # Enable buffer access
98         mww 0xA0700120 0x00084280   # Enable buffer access
99         mww 0xA0700140 0x00084280   # Enable buffer access
100         mww 0xA0700160 0x00084280   # Enable buffer access
102         #Set byte lane state (static mem 1)"
103         mww 0xA0700220 0x00000082
104         #Flash Start
105         mww 0xA09001F8 0x50000000
106         #Flash Mask Reg
107         mww 0xA09001FC 0xFF000001
108         mww 0xA0700028 0x00000001
110         #  RAMAddr = 0x00020000
111         #  RAMSize = 0x00004000
113         # Set the processor mode
114         reg cpsr 0xd3
117 $_TARGETNAME configure -work-area-virt 0 -work-area-phys 0x00000000 -work-area-size 0x1000 -work-area-backup 1
119 #####################
120 # Flash configuration
121 #####################
123 #M29DW323DB - not working
124 #flash bank cfi <base> <size> <chip width> <bus width> <target#>
125 flash bank cfi 0x50000000 0x0400000 2 2 0