tcl/board/balloon3-cpu.cfg

   1 # SPDX-License-Identifier: GPL-2.0-or-later
   2
   3 # Config for balloon3 board, cpu JTAG port. http://balloonboard.org/
   4 # The board has separate JTAG ports for cpu and CPLD/FPGA devices
   5 # Chaining is done on IO interfaces if desired.
   6
   7 source [find target/pxa270.cfg]
   8
   9 # The board supports separate reset lines
  10 # Override this in the interface config for parallel dongles
  11 reset_config trst_and_srst separate
  12
  13 # flash bank <name> <driver> <base> <size> <chip_width> <bus_width> <target>
  14 # 29LV650 64Mbit Flash
  15 set _FLASHNAME $_CHIPNAME.flash
  16 flash bank $_FLASHNAME cfi 0x00000000 0x800000 2 2 $_TARGETNAME