Upstream a whole host of RISC-V changes.
[openocd.git] / tcl / target / test_reset_syntax_error.cfg
blobcb4e46fa4efeeb264a5fc112c765151f875ef0cc
1 # Test script to check that syntax error in reset
2 # script is reported properly.
4 # at91eb40a target
6 #jtag scan chain
7 set _CHIPNAME syntaxtest
8 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf
10 #target configuration
11 set _TARGETNAME $_CHIPNAME.cpu
12 target create $_TARGETNAME arm7tdmi -endian $_ENDIAN -chain-position $_TARGETNAME
14 $_TARGETNAME configure -event reset-init {
16         syntax error